Intel zaprezentował nowy model procesora z serii Itanium - przeznaczonej do stosowania wyłącznie w wysokowydajnych stacjach roboczych i serwerach. Układ o nazwie Tukwila posiada cztery rdzenie taktowane zegarem do 2.0GHz zdolne do obsługi dwóch wątków jednocześnie, współpracujące z pamięcią cache o łącznej pojemności aż 30MB. Towarzyszy im magistrala QuickPath Interconnect, która zostanie zastosowana także w "domowym" procesorze Nehalem, oraz dwa zintegrowane, niezależne kontrolery pamięci. Całość składa się z 2 miliardów tranzystorów i posiada wskaźnik TDP o wartości 130W. Przy tak ogromnej wielkości układu najbardziej zadziwiające jest jednak to, że chip powstaje w 65nm procesie technologicznym. Ciekawe, jak dużą ma powierzchnię...
K O M E N T A R Z E
Ja nie wiem (autor: KaszeL | data: 6/02/08 | godz.: 17:51) Po co oni jeszcze topią kasę w Itanica. Swoją drogą, to cena tego procka pewnie będzie zaporowa :)
Ciekawe ile z tych 2 mld transystorów (autor: Grave | data: 6/02/08 | godz.: 18:01) przypada na Cache :P
przypada na Cache (autor: RusH | data: 6/02/08 | godz.: 18:20) po screenie widac ze ~polowa
pytanie (autor: Artczi | data: 6/02/08 | godz.: 20:05) ile obecnie ma procesor core2duo tranzystorów ?
jak to ile (autor: 123er | data: 6/02/08 | godz.: 20:26) np seria e4x ma 167 mln
123er (autor: RusH | data: 6/02/08 | godz.: 20:42) na pewno? gdzies widzialem ze intelowe cache 2MB ma 300Mil tranzystorow
a niech ktos mi powie (autor: Tomasz | data: 6/02/08 | godz.: 21:01) jakie u Intela jest prawdopodobienstwo "zrobienia" padnietego tranzystora? bo musi byc kurews... małe zeby wiekszosc wafli nie szla do kosza. Chyba, ze tam naprawde jest 2.1 mld tranzystorow i zaklada sie jakies "obejscia".
się cieszą ilością, tyle że ilość tranzystorównie (autor: kubolx | data: 6/02/08 | godz.: 23:16) nie przekłada się bezpośrednio na to co potrafi maszynka, a wsumi to ciekawe co robią z fakami bo przy tych ilościach muszą być.
... (autor: sol4rlag | data: 7/02/08 | godz.: 08:21) co za roznica miedzy 2,1 mld a 100 mln tranzystorow? jezeli udaje sie wyprodukowac wafle z "mniejsza" iloscia bez artefaktow, to w wiekszych moze byc co najwyzej 20 liczac liniowo. Natomiast 20 pieprznietych bramek przy 2,1 mld to chyba blad ktory mozna zaakceptowac.
kubolx (autor: AZet | data: 7/02/08 | godz.: 09:23) Oni faki wkladaja do boxow, potem spidem to wali po higweju na sitytrasz.
Jeszcze masz jakies pytania ?
Grave (autor: bmiluch | data: 7/02/08 | godz.: 09:49) 30MB = ~ 251 mil. bitów
na każdy bit w SRAM przypada 4-6 tranzystorów
ale tutaj 6
czyli wychodzi na to, że cache stanowi 1,5 miliarada tranzystorów (75%)
cache będzie zajmował mniejszą powierzchnię niż będzie na to wskazywała ilość tranzystorów - ze względu na regularność tranzystory w cache są lepiej upakowane
poza tym na rysunku jako cache zaznaczono tylko cache L3 (pewnie 24MB jak w poprzedniku) a cache L2 można wypatrzyć w części "core"
@sol4rlag (autor: GL1zdA | data: 7/02/08 | godz.: 22:44) Tylko że to nie rośnie liniowo...
hehe, on ma tyle cache (autor: piszczyk | data: 7/02/08 | godz.: 22:57) ze spokojnie Win98 by w niej moglo smigac :D ciekaw jestem, czy daloby sie to tak wykorzystac, i jakie bylyby wyniki testow wydajnosci . . . :o)
Swoją drogą (autor: Grave | data: 7/02/08 | godz.: 22:59) mogliby się trochę pospieszyć z Nehalemem. Bo obecnie nie ma co kupować. Wezmę Penryna to za pół roku płyta będzie do kosza i Nehalema na niej nie puszczę. Wezmę AMD - to już totalna padaczka wydajnościowa.
Z drugiej strony fajnie byłoby złożyć nowego kompa jak Nvidia wypuści GT200, ale to niestety pół roku przed Nehalemem. Więc albo nieprzyszłościowy Penryn do GT200, albo.... przeczekanie premiery GT200 (a z tym będzie ciężko, bo na pewno będzie to wydajnościowy potwór którego każdy chciałby mieć). Eh.....
@piszczyk (autor: GL1zdA | data: 7/02/08 | godz.: 23:24) Nie da się, bo nie możesz bezpośrednio wrzucać czegoś do cache.
GL1zdA (autor: RusH | data: 8/02/08 | godz.: 09:30) da sie, nazywa sie to CAR (cache-as-ram), mozna w ten sposob odpalic wlasny kod, a na upartego mozna by i linuksa po sportowaniu menagera pamieci
... (autor: jg5 | data: 8/02/08 | godz.: 10:14) Taka ilosc cache moze w niektorych przpadkach nawet zmniejszac wydajnosc.
jg5 (autor: RusH | data: 8/02/08 | godz.: 12:12) ilosc cache NIGDY nie bedzie zmniejszac wydajnosci, glebokosc kolejki szedulera owszem (slynny P4 gdzie cache miss = nascie cykli w dupe)
RusH (autor: jg5 | data: 8/02/08 | godz.: 19:28) Im wiekszy cache tym wiecej trwa w nim "szukanie" danych. W przypadku jak bedzie cache miss trzeba pobrac dane z ramu, problem w tym ze procesor z mniejsza iloscia cache szybciej dojdzie do tego ze ma pobrac dane z ramu.
Slynny barton w niektorych testach pokazywal ze specjalnie taka ilosc cache mu nie sluzy.
Oczywiscie to jest takie gdybanie, trzeba by wykonac rzetelne testy. Mozliwe ze intel zaprojektowal tak procesor ze dodatkowy cache mu sluzy...
jg5 (autor: bmiluch | data: 8/02/08 | godz.: 21:36) "szukanie danych" w cache (za wyjątkiem fully associative cache) nie tyle zależy od jego rozmiaru, ale od mapowania pamięci w cache
np. cache 4-way set associative cache może przechowywać pozycję z pamięci RAM w jednej z 4 pozycji w cache; w takim przypadku trzeba przeszukać 4 miejsca w cache by sprawdzić czy dana pozycja z pamięci się tam znajduje, niezależnie od jego fizycznej wielkości cache
sorki troche styli, ale mało gramotny widać jestem (autor: bmiluch | data: 8/02/08 | godz.: 21:39) a zresztą można sobie poczytać nawet na wikipedi
