Kilka nowych i kilka starych informacji o Bulldozerach

M E N U

» Nowości

» Archiwum

» Recenzje / Testy

» Board

» Rejestracja

Szukaj @ TwojePC

Poniedziałek 22 sierpnia 2011

Kilka nowych i kilka starych informacji o Bulldozerach Autor: Wedelek \| 15:43	(26)
Architektura Bulldozer jest pierwszą od 2006 roku całkowicie nową konstrukcją w obozie AMD, wykonaną w procesie 32nm SOI i z tego też powodu wzbudza nie małe zainteresowanie. Niestety jak to często bywa z jednoczesnym wprowadzeniem nowego procesu i architektury pojawiły się problemy w wyniku których pierwsze CPU zbudowane w oparciu o "spychacza" zobaczymy dopiero we wrześniu. Tymczasem AMD postanowiło podgrzać nieco atmosferę i na konferencji Hot Chips zaprezentowało światu nowe szczegóły dotyczące tej architektury. Większość informacji była już jednak znana od dłuższego czasu, a na nowe slajdy trafił 4-modułowy, 8-rdzeniowy Zambezi-FX 8150. Bulldozery wyróżniają się budową modułową, a pojedynczy taki element dysponuje dwoma rdzeniami, dwoma jednostkami stałoprzecinkowymi, jedną jednostką zmiennoprzecinkową, dwoma czterodrożnymi 128-bitowymi FMAC i pamięcią podręczną w postaci 32KB L1 i 2MB L2. Wszystkie moduły korzystają natomiast z 8MB współdzielonej pamięci poziomu trzeciego oraz dwóch 72-bitowych kanałów którymi łączą się z pamięcią, przy czym w tym wypadku 64-bity odpowiadają za przesył danych, a pozostałe 8-bitów za korekcję błędów. Napięcie zasilania każdego modułu jest dynamicznie regulowane w zakresie 0,8-1,3V, w zależności od taktowania, a AMD zachwala, że nowa architektura została zbudowana tak, by dostarczyć jak najlepszy stosunek wydajności do ilości pobieranej energii. Zapewnić ma to między innymi bardzo agresywny kontroler odpowiedzialny za zasilanie procesora, który będzie niemal natychmiast wyłączać nieużywane części CPU. Za kontrolę pamięci L3 i dwóch 72-bitowych kanałów odpowiada umieszczony centralnie mostek północny który dodatkowo kontroluje łącze Hyper Transport, umieszczone dookoła modułów (cztery fizyczne części po 16-bitów na odbiór i tyleż samo na transmisję danych). Procesory z serii FX będą również korzystać z funkcji Turbo Core drugiej generacji, która potrafi automatycznie podkręcić rdzenie Bulldozer, a w skrajnym przypadku zegar procesora może wzrosnąć nawet o 1GHz (mnożnik zwiększony o 5.0x). Aby tak się jednak stało połowa rdzeni musi zostać wyłączona - przejście w stan C6, w przeciwnym razie "OC" będzie mniejsze. Moduł składa się z 213 milionów tranzystorów, całość jest upakowana na powierzchni 315mm^2, a do sprzedaży trafią procesory z nową, poprawioną rewizją. Ostatnimi elementami całej platformy są chipsety serii 9 opisywane szerzej TUTAJ oraz TUTAJ i podstawka AM3+, który przynosi wsparcie dla niskonapięciowych pamięci DRAM i podnosi maksymalną częstotliwość pracy Hyper transport przez podniesienie wartości natężenia prądu ILDT i IDDR. Ponadto pod względem fizycznym nowa podstawka ma o cztery piny więcej niż AM3 - 942 piny, a otwory na "nóżki" procesora są o 11% większe. Większe zdjęcia: 1, >2, >3

K O M E N T A R Z E

Czekamy... (autor: ekspert_IT | data: 22/08/11 | godz.: 15:54)
Ma być za 3 tygodnie - czy będzie? zobaczymy...
a co z wydajnoscia (autor: VP11 | data: 22/08/11 | godz.: 15:58)
dalej milcza. nie chca podac zadnej informacji. to zle.
@VP11 (autor: Mariusch1 | data: 22/08/11 | godz.: 16:11)
A moim zdaniem bardzo dobrze, że nie podają wydajności. Po co podawać wydajność jak po testach i tak wychodzi co innego, a tylko niepotrzebne zamieszanie to robi.

Wiele nowości ten artykuł nie wprowadził. Chyba każdą informacje już wiemy, która została podana.
A o wydajności się nie zająknęli ? (autor: pomidor | data: 22/08/11 | godz.: 18:04)
Nie chcieli psuć atmosfery.
Martwia mnie troche te 2 rdzenie na modul... (autor: gantrithor | data: 22/08/11 | godz.: 18:14)
fajnie ze wielowatkowosc w takim rozwiazaniu teoretycznie bedzie duzo wyzsza niz u intela ale co z wydajnoscia pojedynczego watku?
to dobrze że milczą (autor: Marek1981 | data: 22/08/11 | godz.: 18:16)
Będzie się z zaciekawieniem czytało recki:)
Błędy (autor: PCCPU | data: 22/08/11 | godz.: 18:45)
"Większość informacji była już jednak znana od dłuższego czasu, a na nowe slajdy trafił 8-modułowy Zambezi-FX 815."
Chyba jednak 4 Moduły a nie 8.

"i pamięcią podręczną w postaci 32KB L1 i 2MB L2."
Moduł dysponuje Cachem L1I 64KB i 2x L1D 16KB co daje łącznie L1 96KB na Moduł a nie 32KB.
@5. (autor: Jarek84 | data: 22/08/11 | godz.: 18:53)
W przypadk SSE może być lepiej niż dobrze ;)

A co do procesora - to już najwyższy czas żeby wyszedł ;)
Up edit (autor: PCCPU | data: 22/08/11 | godz.: 18:53)
Chodziło o FX-8150.
PS. Zambezi to 4 Moduły(Rdzenie x86)/8 Klastrów Integer(8 marketingowych rdzeni)
... (autor: mg147 | data: 22/08/11 | godz.: 19:17)
http://www.pcgameshardware.de/...7-2600K/CPU/News/
@gantrithor (autor: PCCPU | data: 22/08/11 | godz.: 19:24)
To nie są rdzenie x86 tak jak rdzeń K10/SB tylko marketing tak próbuje wmówić że dwa klastry INT(Integer) są rdzeniami być może dla tego by nie kojarzono rozwiązania CMT z Intelowskim SMT(HT). Rdzeniem w znaczeniu Core Sandy Bridge/K10 jest Moduł. Moduł to Rdzeń(CMT) a Intel Ma Rdzeń(SMT).
Co do pojedynczego wątku to zdziwił bym się gdyby był słabszy od K10 gdyż K10 ma 3ALU/AGU(teoretycznie 9 jednostek Integer) ale tylko 3 te jednostki mogą przetwarzać dane w tym samym czsie.
W rdzeniu SB są z kolei 3ALU i 2AGU tyle że nawt pojedynczy wątek nie potrafi ich dobrze spożytkować i dopiero HT(SMT) jest w stanie dobrze je obciążyć drugim wątkiem.
Z kolei w Module każdy z klastrów INT dysponuje 2ALU i 2AGLU(AGU + okrojone ALU(zamiast trzeciego ALU który jest nawet u Intela słabo w dodatku rzadko obciążany w pojedynczym wątku) i jest w stanie obciążyć 4 te jednostki jednocześnie co powinno przełożyć się na wyższą wydajność na wątek nawet ok 25% względem K10.
Moduł dysponuje dość potężnym FPU ktury ma możliwość działąć w trybie 2x 128bit SSE/AVX lub 1x 256bit AVX natomiast Rdzeń K10 to tylko 1x 128bit SSE a Rdzeń Sandy Bridge 1x 128bit SSE lub 1x 256bit AVX.
Gdyby Moduł miał małą wydajność to po co 2MB L2 na Moduł?
PS. jednak po testach okaże się czy te dane przełożą się na rzeczywistość.
Up edit (autor: PCCPU | data: 22/08/11 | godz.: 19:44)
To nie są rdzenie x86 tak
jak rdzeń K10/SB tylko
marketing tak próbuje
wmówić że dwa klastry INT
(Integer) są rdzeniami być
może dla tego by nie
kojarzono rozwiązania CMT
z Intelowskim SMT(HT).
Rdzeniem w znaczeniu
Core Sandy Bridge/K10 jest
Moduł. Moduł to Rdzeń
(CMT) a Intel Ma Rdzeń
(SMT).
Codo pojedynczego wątku
to zdziwił bym się gdyby był
słabszy od K10 gdyż K10 ma
3ALU/AGU(teoretycznie6
jednostek Integer) ale tylko
3 te jednostki mogą
przetwarzać dane w tym
samym czsie.
Wrdzeniu SB są z kolei
3ALU i 2AGU tyle że nawt
pojedynczy wątek nie
potrafi ich dobrze
spożytkować i dopiero HT
(SMT) jest w stanie dobrze
je obciążyć drugim
wątkiem.
Zkolei w Module każdy z
klastrów INT dysponuje
2ALU i 2AGLU(AGU +
okrojone ALU(zamiast
trzeciego ALU który jest
nawet u Intela słabo w
dodatku rzadko obciążany
w pojedynczym wątku) i
jest w stanie obciążyć 4 te
jednostki jednocześnie co
powinno przełożyć się na
wyższą wydajność na wątek
nawet ok 25% względem
K10.
Moduł dysponuje dość
potężnym FPU ktury ma
możliwość działąć w trybie
2x 128bit SSE/AVX lub 1x
256bit AVX natomiast
Rdzeń K10 to tylko 1x
128bit SSE a Rdzeń Sandy
Bridge 1x 128bit SSE lub 1x
256bit AVX.
GdybyModuł miał małą
wydajność to po co 2MB L2
na Moduł?
PS. jednak po testach okaże
sięczy te dane przełożą się
na rzeczywistość.
Tylko tyle wiadomo... (autor: Majster | data: 22/08/11 | godz.: 20:45)
że nic nie wiadomo. Sytuacja przypomina tą z Fermi: wielkie zapowiedzi, atrapy, pudełka, slajdy, screeny, obrazki, wykresy, kolorowanki i wycinanki... a potem wyszło jak wyszło.

Nie wiem jak to jest, ale wydaje mi się że gdyby AMD miało się czym pochwalić, to by to zrobiło.

Dajcie spokój... :(
@up (autor: Plackator | data: 22/08/11 | godz.: 21:23)
Porównanie z femi
Nvidia robiła atrapy
AMD nie robiło atrap
Nvidia robiła pudełka
AMD nie robiło oficjalnie tego.
Nvidia robiła wykresy, kolorowanki, wycinanki
AMD nie robiło oficjalnie tego.

Gdy AMD miało się pochwalić radeonem hd48xx czy 58xx, to tego nie robiło, ale gdy był phenom I, to się chwaliło, i co wyszło ?
@Majster (autor: PCCPU | data: 22/08/11 | godz.: 21:32)
To że się nie chwalą to jeszcze nic nie znaczy bo prędzej czy później i tak nastąpi premiera a o AMD i Bulldozerku i tak jest głośno dzięki przeciekom wydajności które równie dobrze mogą być ściemą.
Natomiast zastanawia mnie to czemu jeśli Moduł miał by mieć wydajność na poziomie K10 lub niżej co na wydajność w Multi Threades słabo by się przekładało AMD niepotrzebnie ładuje aż 2 MB na Moduł? Przecież tak duża Cache L2 zwiększa tylko powierzchnie.
Dla porównania na Rdzeń K10 przypada 512KB natomiast na Rdzeń SB 256KB L2 więc po co takie duże marnotrawstwo powierzchni układu?
Moduł BD składa się z ok 70 mln tranzystorów natomiast Rdzeń SB to 55 mln tranzystorów a więc różnica to jakieś 25% i jeśli moduł tylko dorówna wydajnością do rdzenia SB to będzie kicha bo niedość że pojedynczy wątek będzie mało wydajny to jeszcze ten duży Cache L2 pochłania dużą powierzchnię układu.
Jeżeli by tak było to
1. Zambezi nie zasługuje na miano FX.
2. Wolę kupić coś na LGA1155 lub poczekać na LGA2011 i tyle.
PS. Lepiej poczekać na niezależne oficjalne testy a nie jakieś tam FAKE.
Jak to nie ma słowa o wydajności? (autor: ElFi | data: 22/08/11 | godz.: 22:27)
A "nowa architektura została zbudowana tak, by dostarczyć jak najlepszy stosunek wydajności do ilości pobieranej energii" to co? Takie stwierdzenie sugeruje, że dużej wydajności nie będzie, ale za to będzie pobierać mało energii....
Przydała by się edycja :-/ (autor: PCCPU | data: 22/08/11 | godz.: 22:36)
To że się nie chwalą to jeszcze nic nie znaczy bo prędzej czy później i tak nastąpi premiera a o AMD i Bulldozerku i tak jest już głośno dzięki przeciekom wydajności które równie dobrze mogą być ściemą.
Natomiast zastanawia mnie to czemu jeśli Moduł miał by mieć wydajność w pojedynczym wątku na poziomie K10 lub niżej co na wydajność w Multi Threades słabo by się przekładało AMD niepotrzebnie ładuje aż 2 MB na Moduł? Przecież tak duża Cache L2 zwiększa tylko niepotrzebnie powierzchnie.
Dla porównania na Rdzeń K10 przypada 512KB natomiast na Rdzeń SB 256KB L2 więc po co takie duże marnotrawstwo powierzchni układu jeśli między np 512KB/1MB a 2MB jest niewielka różnica wydajności w stosunku do dużo większej powierzchni?
Moduł BD bez L2 składa się z ok 70 mln tranzystorów natomiast Rdzeń SB to 55 mln tranzystorów a więc różnica to jakieś 25% i jeśli moduł tylko dorówna wydajnością do rdzenia SB to będzie kicha bo niedość że pojedynczy wątek będzie mało wydajny to jeszcze ten duży Cache L2 pochłania dużą powierzchnię układu.
Jeżeli by tak było to
1. Zambezi nie zasługuje na miano FX.
2. Wolę kupić coś na LGA1155 lub poczekać na LGA2011 i tyle.
PS. Lepiej poczekać na oficjalne testy a najlepiej niezależne a nie podpierać się jakimiś testami które równie dobrze mogą być to FAKE.
@EIFI (autor: PCCPU | data: 22/08/11 | godz.: 23:00)
Moim zdaniem Moduł BD przy większej o 25% powierzchni niż Core SB i do tego 8x większej ilości Cache L2(na Moduł) powinien być wydajniejszy bo inaczej to nie miało by sensu.
Zawsze daje się optymalną ilość Cacheu tak by nie niepotrzebnie dokładać większą jej ilość przy stosunkowo niewielkim wzroście wydajności bo wówczas przekłada się to na większą powierzchnie, większy pobór energii jak i wydzielanie ciepła ale by też nie dać jej za mało kosztem wydajności więc wątpię by dali 2MB L2 tylko po to by ładnie to w parametrach wyglądało.
Ale pierdzielicie (autor: anemus | data: 22/08/11 | godz.: 23:05)
Rdzeń zawiera dwa klastry int. i jednym fpu. Moduł zawiera dwa rdzenie. To nijak ma się do Intelowskiego HT i jak najbardziej funkcjonalnie odpowiada rdzeniom x86
Ciąg dalszy (autor: PCCPU | data: 22/08/11 | godz.: 23:08)
Wątpię by inżynierowie AMD nie testowali BD z mniejszą ilością Cache L2 niż 2MB na Moduł a jeśli zdecydowali się na 2MB to znaczy że nie bez powodu.
Ech źle pryżałem się slajdom (autor: anemus | data: 22/08/11 | godz.: 23:29)
PCCPU ma rację, moduł to rdzeń w klasycznym znaczeniu.
modół zawiera 2 klastry int i jeden fpu - myślałem, ze to dotyczy rdzenia, a nie modułu dopóki nie przeczytałem opisu obok obrazka. Po co 2MB L2 na moduł może się przydać przy zarządzaniu wątkami...
@anemus (autor: PCCPU | data: 22/08/11 | godz.: 23:38)
A no właśnie że ma :-) x86 to Frontend. Moduł BD i Rdzeń SB dysponują 4 Dekoderami x86.
Moduł BD bazuje na architekturze CMT(Cluster Multi Threading) który ma za zadanie lepiej obciążyć dekoder drugim wątkiem z założeniem że pojedynczy nie jest w stanie tego dokonać dla tego został dołożony drugi klaster INT dla drugiego wątku.
Natomiast Rdzeń SB bazuje na architekturze SMT(Simultaneous Multi Threading) który z kolei ma za zadanie obciążyć jednostki wykonawcze INT drugim wątkiem ponieważ pojedynczy nie jest w stanie tego dokonać i widać to doskonale po 20-30% wzroście wydajności dzięki HT(SMT).
Moduł BD po prostu jest natywnie przystosowany do Multi Threadingu gdyż zamiast jednego większego bloku INT ma dwa mniejsze klastry INT z własnym cachem a każdy dedykowany pojedynczemu wątkowi.
U intela dwa wątki niejako biją się o zasoby podczas gdy w Module BD nie ma takiego problemu ale nazywanie Modułu dwoma rdzeniami x86 to nadużycie. Moduł jest rdzeniem x86(CMT) tak jak rdzeń SB(SMT) tyle że podejście do wielowątkowości jest z goła inne.
Cytat (autor: PCCPU | data: 23/08/11 | godz.: 00:12)
Krótki cytat z PDFu Software Optimization Guide for AMD Family 15h Processors
-Integer Execution Unit
"There are two such integer clusters per compute unit."
W tym dokumencie dla programistów Moduł/Core AMD nazywa Compute Unit czasami że Cache L2 jest współdzielone przez dwa rdzenie co jest mieszaniem i widać że marketing koniecznie Moduł/Core(CMT) chce nazywać Dual-Core. Na starszych slajdach jest Core Integer a na patentach AMD że Moduł to rdzeń x86 a ten marketingowy "Core" to Cluster INT.
Marketing nie zmieni faktu że Moduł Bulldozer to Core x86 z dwoma klastrami jednostek arytmetyczno-logicznych Integer i jednym blokiem FPU.
Główny blok x86 to Frontend(min. 4 Dekodery x86, L1I 64KB) który jest wspólny dla całego modułu tak jak Cache Unit, Cluster INT(2ALU, 2AGLU, L1D 16KB, LSU), Blok FPU i Cache L2 2MB natomiast drugi Cluster INT to 12% modułu wraz z Cachem L2 a bez Cacheu L2 to 20%.
Komentarz 16 - ElFi. (autor: Majster | data: 23/08/11 | godz.: 22:35)
"nowa architektura została zbudowana tak, by dostarczyć jak najlepszy stosunek wydajności do ilości pobieranej energii".

Dla mnie to wygląda tak, jakby AMD poszło na kompromis. Pamiętasz jak jeszcze wcześniej była mowa o Bulldozerach i, co ciekawe, miało to być coś nowego ? Mam na myśli pewne zerwanie z dotychczasowym sprzętem - obecnymi płytami głównymi itp. A tu po pewnym czasie okazało się, że wystarczy wypuścić nowe BIOSy i tyle. Tak zrobił np. Gigabyte, Asus i MSI. ASRock również.

Tak prawdę mówiąc mam coraz większe wątpliwości co do "boomu", jaki miałby zrobić Bulldozer. No ale zobaczymy.
@ElFi (autor: PCCPU | data: 24/08/11 | godz.: 06:55)
To znaczy że Bulldozer przy np 125W powinien być znacznie bardziej wydajny w porównaniu do Phenoma 125W.
@VP11 (autor: ekspert_IT | data: 25/08/11 | godz.: 12:29)
Poczytaj o BD - tu są podstawowe wiadomości:
http://www.komputerswiat.pl/...r-coraz-blizej.aspx

D O D A J K O M E N T A R Z

Aby dodawać komentarze, należy się wpierw zarejestrować, ewentualnie jeśli posiadasz już swoje konto, należy się zalogować.