AMD wprowadzi do oferty jeszcze jedną, 8 rdzeniową Visherę

1. mysle że (autor: Markizy | data: 6/11/12 | godz.: 12:31)
   większa furorę by zrobili jak by wydali 8 rdzeni z TDP65W.
   
   
2. Juz dokladniej (autor: biuro74 | data: 6/11/12 | godz.: 12:50)
   i wlasciwiej nazywac te procesory 8T, czyli osmiowatkowe, a nie osmiordzeniowe. Ich modul nazywac dwoma rdzeniami to taki sam skrot myslowy, jak wasz portal nazywac przeklejka ze swiatowych newsow.
   
   
3. biuro74 (autor: Teriusz | data: 6/11/12 | godz.: 13:12)
   Amen.
   
   
4. biuro74 (autor: Dzban | data: 6/11/12 | godz.: 13:22)
   A niby dlaczego. System widzi ten rdzeń jako pełen rdzeń. Jednostki zmiennoprzecinkowe są dzielone między dwa rdzenia i taka jest różnica. Ale dalej są to w pełni funkcjonalne i samodzielne rdzenie.
   
   
5. @dzban (autor: trepcia | data: 6/11/12 | godz.: 13:56)
   A niby dlatego, że system widzi np. Intela 4-rdzeniowego z HT jako ośmiordzeniowca.
   
   Jak będzie dobra cena to pomyślę o zakupie tego procka.
   
   
6. @4 no (autor: biuro74 | data: 6/11/12 | godz.: 14:54)
   wlasnie sie okazuje, jakie to konsumenci maja wyobrazenia. "Tylko" rzeczywistosc inna ;-)
   
   "są to w pełni funkcjonalne"
   <- Ty tak widzisz ten procesor,
   
   .. a tak widza go inzynierowie:
   "AMD has re-introduced the "Clustered Integer Core" micro-architecture, an architecture developed by DEC in 1996 with the RISC microprocessor Alpha 21264. This technology is informally called CMT (Clustered Multi-Thread) and formally called "module" by the AMD's marketing service, but whose real name is "Clustered Integer" Core Technology. In terms of hardware complexity and functionality, this "module" is midway between a true dual-core processor and his integer's power (each thread have a fully independent core) and a single core processor that has the SMT ability, which can create a dual threads processor but with the power of one (each thread shares the resources of the core with the other thread).
   A "module" consists in a coupling of two "conventional" x86 out-of-order processing engines. The processing engine shares the early pipeline stages (eg. L1i, fetch, decode), the FPUs, and the L2 cache with the rest of the "module"."
   
   Tak wiec gdyby nie to dzielenie zupelnie NIE ODREBNYCH czesci potoku, FPU i cache, to byloby cacy.
   
   Oczywiscie, mowiac "w pelni funkcjonalne" masz oczywiscie racje, ze to cos tam sobie w pelni funkcjonuje, niemniej liczy sie sposob dzialania tegoz modulu, ktoremu - jak to ujeto - w polowie blisko do zarowno prawdziwego dwurdzeniowca, jak i jednordzeniowca z SMD (HT). Dlatego piszac o module jako dwoch rdzeniach popelnia sie NADUZYCIE, a piszac jako o jednym rdzeniu dokonuje sie lakoncznego opisu nie mowiacego nic o dodatkowych jednostkach. Stad lepiej pisac po prostu "modul" albo uzywac 4M/8T podobnie, jak to ma mioejsce w i7 Intela z HT: 4C/8T.
   
   
7. biuro74 (autor: PCCPU | data: 6/11/12 | godz.: 15:33)
   W całej rozciągłości się z Tobą zgadzam.
   
   Tak na marginesie to Rdzeń SB/IB dysponuje 3ALU, 2AGU i 5 tych jednostek może być obciążonych w tym samym czasie.
   
   Moduł BD/PD dysponuje 2 klastrami integer z kórych każdy może obciążyć jednocześnie tylko dwie takie jednostki. Tak więc z 2ALU, 2AGLU może być obciążonych równolegle np. 1ALU, 1AGLU w pojedynczym wątku natomiast w wielowątkowości 2ALU, 2AGLU zamiast 4ALU i 4AGLU.
   
   Rdzeń SB/IB
   w ST/MT na takt zegarowy 3ALU, 2AGU
   
   Moduł BD/PD
   w ST 1ALU, 1AGLU na takt zegarowy(fizycznie 2ALU, 2AGLU)
   w MT 2ALU, 2AGLU na takt zegarowy(fizycznie 4ALU, 4AGLU)
   
   Widać czemu Moduł jest dużo miniej wydajny w integer w pojedynczym watku jak i w wielowątkowości(CMT).
   
   
8. PCCPU (autor: Markizy | data: 6/11/12 | godz.: 20:02)
   ta kiepsko wydajność powiązał bym z niewystarczającymi możliwościami dekodera.
   
   
9. kupic czy czekac na nastepne? (autor: djXone | data: 6/11/12 | godz.: 21:35)
   o to jest pytanie, mimo ze mam jedynie phenoma II x2 wszystkie gry mi chodza wiec w sumie pospiechu nie ma, stale plynne 30fps przy fHD mam, ale chcialbym miec wiecej rdzeni, a intel mnie nie interesuje, zle mi sie na nim pracuje, ich proce mula sie przy robieniu wielu roznych rzeczy na raz.
   
   @PSSPU to ze cos ladnie w liczbach wyglada na wiecej w teorii nie zawsze ma odbiecie w realu, jakos jak sie bawilem lapami na i5 i i7 to wszystkie i7 chodzily ociezale w porownaniu do tych z i5
   
   
10. Markizy (autor: PCCPU | data: 6/11/12 | godz.: 23:06)
    Tak jak napisałeś prawdopodobnie głównym wąskim gardłem Modułu jest dekoder.
    
    Wszystko było by ok gdyby każdy z klastrów integer dysponował jednostkami wykonawczymi analogicznie takimi jak w K10. Rdzeń K10 ma 6 jednostek integer(3ALU/AGU) tyle że 3 pary składające sie z ALU/AGU podpięte są pod 3 pipeline więc skutkiem tego obciążane są tylko 3 jednostki w dowolnej kombinacji z dostępnych 6.
    
    Każdy z dwóch klastrów integer w Module ma tę przewagę że dysponuje 2ALU, 2AGLU i każda z tych 4 jednostek wykonawczych ma własny pipeline.
    
    Teoretycznie w sytlacji gdy ALU i AGU są obciążone w równym stopniu klastry integer Modułu BD/PD ma stałe 2ALU, 2AGLU w ST natomiast w MT(CMT) 4ALU, 4AGLU podczas gdy Rdzeń K10 tylko 1,5ALU i 1,5AGU(upraszczając).
    
    Zobaczymy co da Moduł SR z 8 dekoderami.
    
    
11. biuro74 bzdura (autor: RusH | data: 6/11/12 | godz.: 23:33)
    moze i wyglada jak intelowe HT, ale wydajnosc jest diametralnie rozna
    w intelu po wlaczeniu HT niektore wielowatkowe aplikacje ZWALNIAJA, a jak cos juz przyspiesza to raptem ze 20-30%
    
    w amd roznica miedzy jednym watkiem a obciazeniem wszystkich rdzeni to raptem 10% mniejsze ipc
    
    
12. Rush (autor: PCCPU | data: 7/11/12 | godz.: 04:11)
    Tyle że nie chodzi o to ile daje CMT względem SMT(HT) i to nie % decydują co jak się powinno nazywać bo zarówno SMT jak i CMT to lepsze wykorzystanie Rdzenia/Modułu a reszta to kwestia szczegułów mikroarchitektury.
    
    Rdzeń SB/IB nastawiony jest na wydajność w pojedynczym wątku a SMT(HT) to lepsze wykorzystanie zasobów Rdzenia w wielowątkowości ponieważ pojedynczy wątek przez większość czasu nie jest w stanie w pełni spożytkować dostępne zasoby i to w takich syułacjach HT daje najwięcej.
    
    Co do Modułu BD/PD to jest to Rdzeń CMT który nastawiony jest na wydajność wielowątkową i w tym celu Integer zostało podzielone na dwa klastry dzięki czemu Moduł przetwarza równolegle dwa wątki kosztem oczywiście wydajności w pojedynczym wątku.
    
    Wiadomo było że Moduł BD w pojedynczym wątku będzie mniej wydajny od Rdzenia SB tyle że spodziewano się że jednak w wielowątkowści będzie znacznie wydajniejszy. A wyszło tak że BD w ST ma znacznie niższe IPC od K10 a w MT nie jest w stanie nawet dorównać SB.
    
    Rdzeń K10 do 3(~2.5) IPC
    
    Moduł BD/PD CMT do 4(~3.5?) IPC/ST do 2(~1.8?) IPC
    
    Rdzeń SB/IB do 5?(~4.1-4.4) IPC
    
    
13. up edit (autor: PCCPU | data: 7/11/12 | godz.: 04:27)
    Moduł BD/PD przy 4ALU, 4AGLU(8 pipeline) powinien mieć do 8 IPC dla CMT i do 4 IPC w ST ale braki w architekturze(szczególnie marne 4 dekodery x86 i ogólnie frontend) robią swoje.
    
    
14. Dodam jeszcze (autor: PCCPU | data: 7/11/12 | godz.: 13:19)
    że wcale się nie dziwię że nie zdecydowali się na 5 lub nawet 6 Modułów bo obecnie to nie ma sensu tym bardziej jeśli Steamroller/Excavator miałby przynieść istotny wzrost wydajności. 5-6 Modułów(najlepiej SR/EX) jedynie dla entuziastów i serwerów.