|
TwojePC.pl © 2001 - 2024
|
 |
Piątek 12 września 2008 |
 |
| |
|
Wiemy skąd się biorą problemy Nehalema z obsługą pamięci
Autor: Zbyszek | źródło: NordicHardware | 21:24 |
(9) |  Kilkanaście dni temu informowaliśmy o problemach procesorów Core i7 (Nehalem) z obsługą szybkich pamięci DDR3, a kolejno także i o (nieoficjalnej) specyfikacji nowych procesorów, w której Intel zatwierdził tylko moduły DDR3 o prędkości 800 oraz 1066MHz (link). Jak wiadomo powodem braku możliwości obsługi wyżej taktowanych pamięci jest wysoka wrażliwość procesorów na wartość napięcia zasilającego kości pamięci DDR3, które natychmiastowo uśmierca procesory po osiągnięciu wartości 1.65V lub większej. Teraz wiemy już, dlaczego tak się dzieje...
Sprawcą problemów jest specyficzna budowa procesorów, w której podobnie jak w układach AMD Phenom różne bloki funkcjonalne są taktowane niezależnie i zasilane różną wartością napięcia zasilającego, co przynajmniej teoretycznie pozwala na bardziej efektywne zarządzanie poborem mocy przez procesor.
Wszystko byłoby dobrze, gdyby nie fakt, że napięcie zasilania zintegrowanego kontrolera pamięci musiało zostać zsynchronizowane z wartością napięcia zasilającego kości pamięci. Podanie wyższego napięcia na moduły pamięci RAM powoduje natychmiastowe uszkodzenie struktury krzemowej w obszarze kontrolera pamięci, co nie może objawiać się inaczej, jak tylko brakiem widocznego działania całego procesora. |
| |
|
|
|
|
|
 |
 |
|
|
|
K O M E N T A R Z E |
 |
| |
|
- Intelu.. (autor: AbrahaM | data: 12/09/08 | godz.: 22:56)
.. nie idź tą, drogą, drogą AMD..
- To w AMD także (autor: dabia | data: 12/09/08 | godz.: 23:20)
podniesienie napięcia na pamięciach powoduje usmażenie procesora?
- dabia (autor: Markizy | data: 12/09/08 | godz.: 23:30)
podobno tak ale dopiero powyżej wartości 2.1V, ale nie wiem czy to prawda :)
- w Phenomach (autor: Zbyszek.J | data: 12/09/08 | godz.: 23:32)
napięcie pamięci nie jest zsynchronizowane z napięciem kontrolera pamięci !
- Bez sensu (autor: Qroń | data: 13/09/08 | godz.: 01:58)
Skoro chipsety do tej pory nie miały zsynchronizowanego napięcia z modułami pamięci to dlaczego kontroler zintegrowany z CPU musi mieć??
PS: Tak jak Zbyszek, powątpiewałbym w synchronizację napięcia pamięci i ich kontrolera w CPU chociażby z racji istnienia procesorów pod s939. Wątpię żeby układy w 90nm wytrzymywały napięcia rzędu 2,5V i wyższych...
Cóż, Intel dopiero stawia pierwsze kroki w integracji kontrolera pamięci w procesorach, do wypuszczenia wersji desktopowych pewnie jeszcze trochę poczekamy... i zobaczymy.
- czyli (autor: niewidzialny27 | data: 13/09/08 | godz.: 14:10)
wystarczy ze bios zle wykryje pamieci i poda wyzsze napiecie i procesor bedzie do wyzucenia, a intel nieuzna gwarancji bo zastosowano niekompatybilne kosci :) ciekawe jak to dalej sie potoczy
- wy na serio (autor: Dabrow | data: 13/09/08 | godz.: 17:17)
wierzycie że intel strzeli sobie w stopę - niewidzialny zwłaszcza?
- dabia (autor: Heraklit | data: 13/09/08 | godz.: 21:46)
jakie AMD ma w sprzedaży chipsety z obsługą pamięci DDR3??
- Heraklit (autor: wiezlak | data: 14/09/08 | godz.: 15:23)
Przecież dabia nie napisał o obsłudze DDR3 u AMD -jeno ogólnie o zintegrowanym kontrolerze (w K10 zapewne). Ty zaś zasugerowałeś, że platformy AMD nadal mają kontroler pamięci w chipsecie ;).
|
|
|
|
|
|
|
|
|
D O D A J K O M E N T A R Z |
|
| |
|
Aby dodawać komentarze, należy się wpierw zarejestrować, ewentualnie jeśli posiadasz już swoje konto, należy się zalogować.
|
|
|
|
|
|
|
|
|
|
