G.Skill zaprezentował nowe zestawy pamięci DDR3 składające się z trzech modułów, przeznaczone dla nadchodzących procesorów Intel Core i7 (Nehalem) z wbudowanym trójkanałowym kontrolerem pamięci. Pamięci trafią do sprzedaży na początku przyszłego miesiąca w czterech wersjach, różniących się oferowaną pojemnością (3 lub 6GB) oraz częstotliwością taktowania. Dostępne będą zestawy mogące pracować z częstotliwością taktowania 1333 lub 1600MHz przy napięciu zasilania o wartości 1.65V. Wszystkie moduły będą działać z opóźnieniami 9-9-9-24. Na kości producent udzieli wieczystej gwarancji. Niestety ich cena nie została jeszcze podana.
K O M E N T A R Z E
widze opóźnienia (autor: bezrobotnydarek | data: 30/10/08 | godz.: 00:12) 9-9-9-24. Ramy mają coraz więcej MHz i coraz większe opóźnienia.
DDR mają opóźnienia 3 lub4
DDR2 mają opóźnienia 5 lub 6
DDR3 mają opóźnienia 9 ?
Czy te pamięci nie są coraz gorsze?
To ja dziękuje wole pozostać przy swoich 5 :)
cóż na skok (upadek) wydajnościowy (autor: lewus | data: 30/10/08 | godz.: 00:31) wedle ogólnie przyjętych norm rozwój technologiczny przynosi korzyści. nowe technologie mają być lepsze od swoich poprzedników
i tu pojawia się moje: Po kiego wprowadzili DDR3 skoro są tak samo szybkie a nawet wolniejsze od DDR2?
Rozumiem że potrzeba czasu by te pamięci się rozwinęły ale czy nie trwa to już zbyt długo.
Pamięci DDR3 by uzyskać dobre wyniki potrzebują wysokiego napięcia, a to kłóci się przyjętymi standartami tych pamięci
chciałem sprowokować dyskusje (autor: bezrobotnydarek | data: 30/10/08 | godz.: 00:59) na temat tego jakie znaczenie mają te opóźnienia
W przypadku dysków SSD zachwalają niskie opóźnienia
w przypadku Ramu mamy coraz niższe.
Dla DDR standardem jest 2.5 ns ?
zgodnie z definicją (autor: bezrobotnydarek | data: 30/10/08 | godz.: 01:15) CAS latency (CL), czyli „czas oczekiwania CAS”, oznacza czas (liczbę cykli zegara) jaki upływa między wysłaniem przez kontroler pamięci żądania dostępu do określonej kolumny pamięci a odczytaniem danych z tej kolumny na wyprowadzeniach modułu pamięci.
tu mamy 9 cykli każdy 1/1600 = 0,00562
Dla DDR2 800 MHz CL4 mamy
4 cykle każdy 1/800 = 0,005
Czyli to w DDR2 800MHz CL4 procesor będzie krócej czekał na odczytanie informacji z komórki pamięci
pisząc o ramach (autor: bezrobotnydarek | data: 30/10/08 | godz.: 01:27) powinno się zachwalać maksymalną możliwą do osiągnięcie przepustowość, średnia przepustowość pozostaje bez zmian
poprawiam błąd (autor: bezrobotnydarek | data: 30/10/08 | godz.: 01:52) cykle zegarów są o połowę krótsze
Pamietam (autor: antrax | data: 30/10/08 | godz.: 07:18) DDR firmy geil miały one CL 1,5 przy 400MHz, a teraz DDR3 mają powiedzmy CL8 przy 1600MHz czyli pamięci pierwszej generacji miały by cl na poziomie 6 przy takim taktowaniu.
Mogli by naprawdę ograniczać czasy dostępu pamięci zamiast chwalić się kto ma więcej MHz
od niskich (autor: sol4rlag | data: 30/10/08 | godz.: 08:57) czasow dostepu jest cache procesora. Tam CL, pewnie mozna pominac, a w obecnych CPU rozmiar cache siega kilku(nastu) MB. RAM jest teraz rodzajem pamieci masowej - 2,4, czy nawet 8GB. Dla tego jezeli juz cos sciagasz z ramu to pewnie jest wielkie, wiec trzeba miec wysoki transfer, a tym samym czas oczekiwania spada na druga pozycje. Tyle mojej rozkminy.
pamiętam... (autor: bezrobotnydarek | data: 30/10/08 | godz.: 12:18) pamiętam jak AMD twierdzili, że przejście z DDR na DDR2 jest nieopłacalne ponieważ w przypadku zintegrowanego kontrolera pamięci z CPU brak przyrostu wydajności lub jest bardzo niski przyrost wydajności.
Można stworzyć taki benchmark, że przyrost MHz będzie proporcjonalny do przyrostu punktów w tescie :)
