Global Foundries ułatwi proces projektowania układów scalonych
Autor: Wedelek | źródło: XbitLabs | 16:49
(7)
Niższe procesy produkcji przynoszą zazwyczaj wymierne korzyści w charakterze mniejszego zapotrzebowania na prąd, mniejszego nagrzewania czy rozmiaru chipów. Niestety im bardziej dany element zostanie zmniejszony tym zazwyczaj większe problemy w procesie projektowania, a następnie produkcji w pełni sprawnych, złożonych chipów. Tak więc im niższy proces tym potencjalnie więcej elementów na płytce krzemowej może ulec uszkodzeniu, a systuacja ta ulega dalszemu pogorszeniu wraz ze wzrostem rozmiaru gotowego układu. Żywym przykładem złego doboru architektury do możliwości danego procesu jest chociażby sytuacja Nvidia, której sporej wielkości układy często ulegają uszkodzeniom podczas ich produkcji.
Od bardzo dawna firmy zajmujące się produkcją układów scalonych próbowały więc przekazać jak najściślejsze dane na temat specyfikacji swoich procesów i ich możliwości produkcyjnych klientom. Aktualnie wiodące są systemy obliczeń oparte o algorytmy i opcje identyfikacji DFM, które są zawarte w standardzie DRC. Cały standard pozwala na doprecyzowanie punktów krytycznych opracowywanej architektury i wskazanie w którym miejscu wytworzenie w pełni sprawnego chipu jest objęte największym ryzykiem. Dzięki tym danym możliwe jest dostosowanie projektu do możliwości procesu, dzięki czemu realne jest znaczne poprawienie uzysku, co jest szczególnie ważne w przypadku układów typu SoC. Oczywiście wszystkie obliczenia są bardzo czasochłonne i pracochłonne, toteż dość młoda w tej branży spółka Globalfoundries postanowiła poprawić ten stan rzeczy w przypadku złożonych konstrukcji SoC dla procesu produkcji 28nm i niższych. W ten sposób powstał nowy standard zwany DRC+. Od swojego poprzednika różni się między innymi prędkością wykonywanych obliczeń, które mogą być realizowane przez specjalnie napisane w tym celu aplikacje nawet 100-krotnie szybciej w przypadku rozpatrywania złożonych kwestii produkcji, bez utraty dokładności. Ponadto jest to pierwszy pakiet który dostarcza kontrahentom specjalne biblioteki zawierające wzorce dla krytycznych elementów wydajności w procesie 28nm i niższych i potrafi generować dwuwymiarowe prezentacje w których porównywane są wspomniane wzorce do architektury stworzonej przez daną firmę. Dzięki temu ma być możliwe o wiele szybsze wychwytywanie i poprawianie trudnych do wykonania części projektu. Globalfoundries zapewnia że dzięki DRC+ będzie możliwe szybsze dostosowywanie nowych projektów do danego procesu produkcyjnego, a co za tym idzie nowi klienci będą mogli szybciej rozpocząć fizyczną produkcję chipów.
K O M E N T A R Z E
CRAP (autor: Barbarian | data: 15/06/10 | godz.: 17:00) "im bardziej dany element zostanie zmniejszony tym zazwyczaj większe problemy z produkcją w pełni sprawnych chipów"
vs
"przykładem...Nvidia, której sporej wielkości układy często ulegają uszkodzeniom podczas ich produkcji"
niech nie gadają tyle... (autor: Qjanusz | data: 15/06/10 | godz.: 17:09) tylko dadzą próbki działających skomplikowanych układów wydłubanych w 28nm
@Wedelek (autor: Barbarian | data: 15/06/10 | godz.: 17:10) No nie zmieniaj zdania zbyt szybko - w pierwszej wersji było zabawne.
To nie zmiana zdania, (autor: Wedelek | data: 15/06/10 | godz.: 17:15) a doprecyzowanie myśli. Zauważ, że zdania nie uległy zmianie, a jedynie dokładniej to opisałem. Miałeś nieszczęście trafić na moment w którym dopisywałem te dwa wyjaśniające zdania. O jakimś fałszowaniu czy zmianie zdania nie może być mowy :P
@Wedelek (autor: Barbarian | data: 15/06/10 | godz.: 17:19) Myśl nadal nie jest spójna.
"Niestety im bardziej dany element zostanie zmniejszony tym zazwyczaj większe problemy z produkcją w pełni sprawnych, złożonych chipów i tym większe kłopoty w procesie projektowania, a następnie produkcji."
"problemy z produkcją"->"a następnie produkcji"
Nadal też widać, że nvidia powinna poprosić o proces w okolicach 130nm, aby było super.
@Wedelek (autor: Barbarian | data: 15/06/10 | godz.: 17:23) "wzrostem rozmiaru gotowego układu" - gotowy (wyprodukowany?) układ już nie wzrasta.
Niższe procesy produkcji przynoszą zazwyczaj wymierne korzyści w charakterze mniejszego zapotrzebowania na prąd, mniejszego nagrzewania czy rozmiaru chipów. Niestety im bardziej dany element zostanie zmniejszony tym zazwyczaj większe problemy w procesie projektowania, a następnie produkcji w pełni sprawnych, złożonych chipów. Tak więc im niższy proces tym potencjalnie więcej elementów na płytce krzemowej może ulec uszkodzeniu, a systuacja ta ulega dalszemu pogorszeniu wraz ze wzrostem rozmiaru gotowego układu. Żywym przykładem złego doboru architektury do możliwości danego procesu jest chociażby sytuacja Nvidia, której sporej wielkości układy często ulegają uszkodzeniom podczas ich produkcji.