AMD pracuje nad podstawką AM3 r2 i chipsetami AMD 990

1. ktoś wątpił że AMD zaprojektuje podstawkę, (autor: Qjanusz | data: 30/06/10 | godz.: 12:40)
   która nie będzie kompatybilna wstecz?
   Ciekawe jak z socketem LIano?
   
   
2. AMD vs. Intel (autor: Barbarian | data: 30/06/10 | godz.: 13:26)
   AMD będzie oferować 4 i 8 jajek w 32nm dla mas, podczas gdy Intel będzie nadal katował dwoma jajcami w i3 i i5 + bonusowy zbuczek graficzny?
   
   
3. @Barbarian (autor: AmigaPPC | data: 30/06/10 | godz.: 13:36)
   wiesz jakie pada najczęściej pytanie w serwisie telefonicznym?
   
   Jak wyłączyć tą brodawkę w procesorach i3 i i5 :)
   
   
4. @Qjanusz (autor: emu@mailplus.pl | data: 30/06/10 | godz.: 13:36)
   co z tego że są komplatybilne jak na starej podstawce nowe procesory są mniej wydajne? Np. taki fenom X6 na AM2+ jest mniej wydajny niż na AM3, a jeden jak i drugi jest @Barbarian mniej wydajny od dwurdzeniowego Intela i5 650
   http://nvision.pl/...-Articles-339-ndetails-5.html
   
   
5. @emu (autor: Barbarian | data: 30/06/10 | godz.: 13:40)
   "mniej wydajny od dwurdzeniowego Intela i5 650" - masz już testy, czy tylko pitolisz jak potrzaskany?
   
   
6. @Barbarian (autor: emu@mailplus.pl | data: 30/06/10 | godz.: 13:44)
   czytałeś artykuł do którego podałem linka? 6 pustych rdzeni AMD 1055T na AM3 jest w wielu testach słabsze niż dwardzenie i5 650, a X6 na podstawce AM2+ jest jeszcze mniej wydajny, po co komu taka kompatybilność gdy tracimy sporo na wydajności.
   
   
7. emu@mailplus.pl (autor: Aamitoza | data: 30/06/10 | godz.: 13:59)
   Z któej strony mniej wydajny? Chyba tylko z tej, że na AM2+ masz DDR2... tylko, że wystarczy dobrać szybkie DDR2 i mamy równie wysoką wydajność.
   
   
8. ... (autor: Aamitoza | data: 30/06/10 | godz.: 14:09)
   No i X6 jest wolniejsze ... w grach ;] Ale co z tego? Te procesory są do innych zastosowań tak samo jak i7. Bo po co dopłacać do HT skoro można mieć taniej i5 4ro rdzeniowego bez HT który w większości zastosowań gniecie dwurdzeniowca z HT i w grach jest równie wydajny co i7. X6 jest tańszą i wolniejszą alternatywą dla i7 (lub równie szybką w tej samej cenie w przypadku modelu 1090T) i tak już pozostanie. Konkurencją dla tych 2rdzeniowców z HT jak i i5 4core są w zasadzie 4ro rdzeniowe phenomy II i jeżeli ktoś nie jest zainteresowany OC do oporów to są one całkiem dobrym wyborem. Gdy chce podkręcać, bierze intela i po sprawie.
   
   Jeżeli czytałeś artykuł, to oczywiście wiesz, że te 2rdzeniowce z HT są kompletnie nieopłacalne? ;] Obecnie jedynym słusznym wyborem od intela jest i5 750 i większość modeli i7, wszystkie 2 rdzeniowe i5 sa za drogie, a i3 ma wyrównaną konkurencję, więc czy weźmie się w tym segmencie AMD czy intela będzie dobrze.
   
   
9. @emu (autor: MariuschM | data: 30/06/10 | godz.: 14:10)
   uważaj bo ktoś będzie patrzył na wydajność procka w grach które działają na 1-2 rdzeniach...
   każdy wie że 1rdzeń od AMD jest słabszy od 1rdzenia od Intel
   ale to co ty robisz to czyste robienie z ludzi głupka...
   podaj może link do testów które są stworzone pod całego procka a nie tylko pod jego część...
   ale nie nie możesz tak zrobić... bo wtedy phenom IIx6 jest lepszy bo ma więcej rdzeni i według ciebie to niesprawiedliwe jest...
   
   jesteś żałosny...
   
   
10. emu@mailplus.pl (autor: Marcel | data: 30/06/10 | godz.: 14:12)
    "po co komu taka kompatybilność" - lepsza taka niż żadna. Przykład LGA1156 - daleko nie trzeba było nawet szukać. Jak uda Ci się uruchomić na niej SB to daj znać.
    
    
11. @emu (autor: Barbarian | data: 30/06/10 | godz.: 14:15)
    Znów siejesz wiatr a zbierasz burzę.
    
    
12. @emu (autor: Promilus | data: 30/06/10 | godz.: 14:16)
    A dwa jajka intela z poprzedniej generacji są często szybsze niż 4 z obecnej :P Taki e8600 kontra i5 750s, huehuehue!
    
    
13. @emu (autor: Qjanusz | data: 30/06/10 | godz.: 14:22)
    "po co komu taka kompatybilność"?
    
    po to żeby nie zesrać się ze złości po zakupie nowego LGA1156 i za chwilę się przekonać że za rok, podczas następnej zmiany będe musiał inwestować w NOWE LGA1155 :-)
    
    Wsadź Phenoma w AM2 z szybkimi DDR2 o niskich CL, a odzyskasz wydajność.
    
    
14. @all (autor: QampQ | data: 30/06/10 | godz.: 14:33)
    I po k**** karmicie trolla? Przecież właśnie mu o to chodzi.
    
    
15. po co gadacie z tym debilem? (autor: djXone | data: 30/06/10 | godz.: 14:34)
    on ma radochę z tego, a wy w kółko to samo wałkujecie :/
    
    
16. @djXone (autor: emu@mailplus.pl | data: 30/06/10 | godz.: 15:08)
    debilem bo nie poleca droższych i mniej wydajnych produktów np. X6 1090T w porównaniu do konkurencji? Ciekawe czy nadal będą z tą odgrzewaną podstawką wsadzać SB850 mniej wydajny niż stary intelowski ICH10R. Kupujesz nowy wydajny dysk twardy lub SSD i tracisz na wydajności:
    http://www.xtremesystems.org/...hread.php?t=246678
    
    
17. @emu (autor: MariuschM | data: 30/06/10 | godz.: 15:21)
    przestać już chrzanić takie głupoty...
    co jeszcze wymyślisz tylko by pokazać jaki to 1090T(lub inny produkt AMD) jest gorszy od konkurencji bo ktoś zrobił na nim test a na od Intela nie i wyszło że coś jest nie tak...
    daj już spokój... powoli odechciewa mi się tej strony...
    wchodzę na artykuł o AMD by przeczytać o nowościach i pierwsze komentarz pod nim pisze jakiś kretyn tylko po to by ośmieszyć ich w nierównej walce...
    
    
18. swoja drogą szkoda że nVidia zaprzestała tworzyć chipsety pod Phenomy (autor: Qjanusz | data: 30/06/10 | godz.: 15:25)
    AMD nie będzie czuła oddechu konkurenta na plecach i może trochę się rozleniwić.
    
    
19. Cosik biednie tego cache (autor: morgi | data: 30/06/10 | godz.: 15:30)
    w 32 nm powinni wstawiac wiecej, no ale to ploteczki, ktore maja jeszcze mglista przyszlosc.
    
    
20. @morgi (autor: Barbarian | data: 30/06/10 | godz.: 15:37)
    Intel może się uczyć od AMD jak zorganizować pamięć cache. To co Intel robi ilością i brutalną siłą AMD osiąga na drodze finezji.
    
    
21. @up (autor: Qjanusz | data: 30/06/10 | godz.: 15:41)
    tak samo jak podejście w dziedzinie GPU ;-)
    
    
22. @Barbarian (autor: MariuschM | data: 30/06/10 | godz.: 15:47)
    Wiesz po części morgi ma rację... Przydało by się trochę więcej tego cache. Wiadomo AMD umie dobrze zorganizować cache ale by walczyć z konkurencją 8MB L3 na 8 rdzeni to trochę mało:/
    Dobrze że narazie są to tylko plotki. Wszystko stoi jeszcze przed nami:)
    
    
23. @MariuschM (autor: rainy | data: 30/06/10 | godz.: 16:15)
    Przecież 4-rdzeniowe Nehalemy mają właśnie 8 MB L3 (i7 980 ma 12 MB).
    
    Zresztą wielkość L2/L3 jest tylko jednym z elementów architektury, który ma wpływ na wydajność procesora.
    
    W dyskach twardych może być 16/32 czy nawet 64 MB pamięci podręczej, ale jest to trochę inny rodzaj pamięci, niż ten stosowany w CPU.
    
    
24. apeluje po raz kolejny (autor: zeek | data: 30/06/10 | godz.: 16:17)
    prosze nie dotykać gówna
    
    
25. @MariuschM (autor: Promilus | data: 30/06/10 | godz.: 16:27)
    Tylko to nie 8 kompletnych rdzeni, a 4 moduły architektury buldożera. Część elementow jest współdzielona. Nie sądzę by specjalnie potrzebny był większy L3 gdy możliwe że będzie duży L2 i współdzielony (w obrębie modułu). To oznacza bardzo duży transfer miedzy tymi 'rdzeniami' w module i duży między modułami.
    @morgi - taaa, widać jak w nehalemach względem C2Q szafują cache...
    
    
26. emu@mailplus.pl (autor: kosa23 | data: 30/06/10 | godz.: 16:39)
    "http://nvision.pl/...les-339-ndetails-5.html"
    
    Już, to było wałkowane GRY wykorzystują 2 rdzenie. Więc powyższy test(gry) to lipa.
    
    Najwydajniejszy jest x6 od AMD
    
    
27. Promilus (autor: morgi | data: 30/06/10 | godz.: 17:13)
    A co ma Core 2 do Nehalem, tam jest tylko L2. Nehalemy maja poza tym takie zaawansowane cache, ze amd moze pomarzyc, oni maja L2 i L3 z jednej mogily.
    
    
28. @morgi (autor: Promilus | data: 30/06/10 | godz.: 17:32)
    I co z tego? Był współdzielony by wymieniać dane między rdzeniami i był dużym buforem do pamięci RAM. Teraz te role przejał L3. Troszkę wolniejszy, ale jest. Zobacz, że octa core intela bodajże będzie miec 24MB cache a także tukwila ma sporo. Ale desktopowe quady nie, w zasadzie mają mniej niż c2q miało. Więc dlaczego oczekujesz od AMD że będzie dokładać cache skoro już go (względem dwujajowych athlonów64) dołożyło, a intel nie tylko nie dodał, a ujął...Masz jakieś konkretne wytłumaczenie czy tak sobie jak zwykle pierdzielisz bez sensu?
    
    
29. Promilus (autor: morgi | data: 30/06/10 | godz.: 17:56)
    Nie ma porownania, inne architektury inne skladowe chipu, Core 2 na die shot ma ogromna powierzchnie cache w stosunku do reszty logiki, ktora byla wywalona do chipsetu daje to znacznie wieksze mozliwosci dolozenia tranzorkow do cache i duzo wieksza gestosc tranz. do powierzchni chipu. Nehalem jest znacznie bardziej porownywalne do chipow amd, bo ma imc, itp., ale dzieki wiekszemu upakowaniu cache moze wpakowac wiecej logiki.
    http://chip-architect.com/.../Shanghai_Nehalem.jpg
    
    
30. @morgi (autor: Promilus | data: 30/06/10 | godz.: 18:30)
    No właśnie lamerze, nie ma porównania...to teraz porównaj Phenoma II z 6MB L3 i po 512KB L2 z Athlonem64 z 1MB L2/512KB L2 na rdzeń, ile dołożyli pamięci? 6MB. Ile dołożył intel względem C2Q? -3MB. Teraz może wytłumacz dlaczego twoim zdaniem AMD miałoby wkładać więcej cache i zwiększać TDP?
    
    
31. @morgi (autor: kosa23 | data: 30/06/10 | godz.: 18:32)
    i7 ledwo 256Kb L2
    
    
32. Promilus, morgi (autor: lolo_64xxx | data: 1/07/10 | godz.: 03:07)
    Promilus, morgi w ogóle tego nie trybi. On coś pieprzy od rzeczy o zaawansowanym cache, które wymyślił sobie na poczekaniu. Smętny koleś.
    
    
33. Promilus (autor: morgi | data: 1/07/10 | godz.: 09:51)
    Dlaczego? Proste to jedyna sciezka podniesienia efektywnosci, bo jak podniosa wydajnosc w inny sposob jak nie wiekszy, szybszy cache, patrz na phenomki w 65 i 45 nm.
    Nehalem od Intela to pierwsze od 2 dekad tak zaawansowane zmiany, pamiec cache mozna bylo zmniejszyc, bo podniesiono efektywnosc chipu poprzez inteligentniejsze i madrzejsze zmiany w logice typu statyczne CMOS, rozne typy SRAM, power gating, modularnosc, integracja imc, nb, dlatego w ogolnym rozrachunku Nehalemy sa wydajniejsze i efektywniejsze.
    
    
34. Co do Core 2 (autor: morgi | data: 1/07/10 | godz.: 10:44)
    2x 6MB cache, na watek do 6 MB, na rdzen do 3 MB, na chip koherencja przez wolny RAM w Yorkfield, a Nehalem na watek do ponad 8MB, na rdzen do 2MB na chip do 1MB, ale koherencja na fullspeed, skutek Nehalem latencja do RAM 107 cykli, Penryn 160 cykli, roznica w szybkosci duza.
    
    
35. @morgi (autor: Promilus | data: 1/07/10 | godz.: 10:50)
    http://www.anandtech.com/bench/Product/82?vs=85
    Teraz powiedz szczerze czy zwiększanie cache byłoby TEJ różnicy warte? Tak? To czemu intel nie da 20MB? Ach, bo to zwiększy koszta a nie przyniesie szczególnego wzrostu. To dlaczego AMD miałoby POPEŁNIAĆ BŁĄD?
    http://www.anandtech.com/bench/Product/82?vs=21
    Wzrost wydajności bynajmniej nie tylko dzięki samemu większemu cache.
    "The cache hierarchy is smarter in various ways, too, with more aggressive data prefetch algorithms, twice the bandwidth for L1/L2 coherency probes, and 48-way set associativity for the L3 cache"
    Czyli nie tylko sama pojemność jest przyczyną sukcesu, a już z pewnością większa ilość nie mogłaby dać więcej. Tam są mądrzejsi ludzie niż ty czy ja i celują w optymalną ilość.
    Teraz powiedz mi co rozumiesz przez statyczne CMOS, różne typy SRAM (to dalej ten sam SRAM na przerzutnikach - 8 tranzystorów by minimalizować zużycie energii w idle). Modularność była i w c2d. IMC i szybkie 'QPI' to tak zaawansowane zmiany na tle K8 i K10 że szok. Nehalemy są wydajniejsze z kilku względów:
    1. budowa alu i fpu
    2. lepsze optymalizacje wykonania simd
    3. ich super zajebiaszczy kompilator generujący kod który zamiast sprawdzać flagi zgodności z sse woli sprawdzać vendor id
    4. cache z mniejszą ilością cykli
    A efektywniejszy (energetycznie) bo:
    1. power gating
    2. hkmg
    
    
36. @morgi (autor: Promilus | data: 1/07/10 | godz.: 10:53)
    Nie pitol, L2 w Penrynie jak i wcześniejszym Core 2 było współdzielone między parą rdzeni więc skąd wziąłeś te 3MB na rdzeń? A ram latency w nehalemie to zasługa bardziej imc a nie cache, zresztą zobacz latency w k8 to ci mina zrzednie - L3 zwiększa opóźnienia w dostępie do ram.
    
    
37. @Promilus (autor: QampQ | data: 1/07/10 | godz.: 11:46)
    Po co dyskutujesz z tym pawianem?
    
    
38. apeluje po raz kolejny (autor: zeek | data: 1/07/10 | godz.: 12:04)
    prosze nie dotykac gówna
    
    
39. Może (autor: PCCPU | data: 1/07/10 | godz.: 14:19)
    Może Bulldozer przerósł oczekiwania AMD i aby nie spowalniać układu woleli zmodyfikować AM3 i opracować nowy chipset AMD990. Wcale bym się nie zdziwił gdyby AM3r2 nie był kompatybilny z AM3. Nawet jeśli by tak było to AMD nie może teraz o tym powiedzieć gdyż spadła by sprzedaż platform AM3. Cóż to tylko moje przypuszczenia a jak będzie niebawem się dowiemy :-)
    
    
40. Promilus (autor: morgi | data: 1/07/10 | godz.: 18:03)
    A Intel wciska wiecej i to znacznie tylko pod serwery, a amd jak wiadomo nie robi osobnych chipow tylko multiplatformowe na serwery i desktop, a nawet o zgrozo mobilne, chociaz z przerabianym power planes.
    Na co komu w desktop przesadna ilosc cache, ano na to, ze jak pojawi sie wiecej optymalizowanych softow pod wiecej niz 2 watki, to Core 2, ktore swietnie robi na 2 watkach, ale juz z wieksza iloscia ma duzy problem i wychodzi to w prostych testach multitasku. Czy w Nehalemach jest wiecej cache niz Penrynie, tak, czy sa nowoczesniejsze, tak, czy sa szybsze i/lub efektywniejsze tak, czy jest ich wiecej, tak chociaz zalezy jak rozlozyc workload, bo onchip jest wiecej. Czy cache pomaga w prosty sposob w wydajnosci, tak, multithreading i system pamieci jest o wiele wydajniejszy, a teraz pytanie czy zmiany w Nehalemach w uncore sa pokierowane pod katem multithreadingu, tak, czy watek jest przetwarzany szybciej, nie ale efektywniej.
    
    
41. ad. (autor: morgi | data: 1/07/10 | godz.: 18:12)
    Ten cytat zalatuje opisem deneba w stosunku do Yorkfielda
    'Intel was more aggressive than AMD with regards to its prefetchers, including them for both the L1 and the L2. For the L1 there are two hardware prefetchers per core (a total of 8 per a Quadcore Yorkfield), one for data and one for instructions respectively. Moving down, the L2 prefetch logic speculatively fetches data based on the history of past L1D refill requests. Two independent arrays are maintained to store addresses from the L1D, a 12 entry one for positive strides and a 4 entry one for negative ones (entries for each of the two cores within a die are handled separately). The prefetcher is also capable of detecting more complicated stride patterns and can issue up to 2 prefetch requests on every L2 lookup, being able to be up to 8 cachelines ahead of the Load request. However, this is dependent on available FSB bandwidth and request count, with far ahead prefetches being possible only if FSB utilization is low.'
    A teraz najciekawsze to, dlaczego amd notuje fail phenomkowy.
    'One of the (many) interesting aspects about the L3 is that it runs on another frequency domain alongside the integrated Northbridge and on a different power plane (the last part depends on the motherboard implementing the feature). Initially the goal was to have the L3 running at a potentially higher frequency than the cores. In practice the reverse happened. There is also collateral evidence that AMD had problems with handling clock-crossings. At any rate, AMD quotes a best-case latency of 29 cycles for Deneb as opposed to 34 cycles for Barcelona, in spite of the associativity increase for the latter (higher associativity typically means an increase in latency due to the need to check more tags). This seems to indicate they've done some fixing and optimizing in their L3. As should be fairly obvious the L3 is characterized by variable latency, with latency depending on the NorthBridge(NB)/L3 frequency, as well as on the number of concurrent accesses (so the best case latency is likely to be representative for single-threaded workloads with low bandwidth requirements).'
    
    
42. @morgi (autor: Promilus | data: 1/07/10 | godz.: 19:08)
    "ale juz z wieksza iloscia ma duzy problem i wychodzi to w prostych testach multitasku."
    No wychodzi bo jak dwa dwujajowce komunikują się przez RAM to tak musi to wyglądać. Natomiast K10 od pierwszej jego wersji miało pełną równorzędną komunikację między wszystkimi 4 jądrami.
    "czy sa szybsze i/lub efektywniejsze tak"
    Nie. L3 są wolniejsze niż ten wielki cache L2 penryna.
    "Czy cache pomaga w prosty sposob w wydajnosci, tak, "
    Nie. Co zresztą pokazałem wyżej (więc dowód jest).
    "A teraz najciekawsze to, dlaczego amd notuje fail phenomkowy"
    Pałko - przecież L3 i IMC w nehalemie też jest asynchronicznie względem rdzenia!