Magistrala PCI-Express w wersji 3.0 jeszcze na dobre nie pojawiła się w naszych komputerach, a tymczasem organizacja PCI Special Interest Group (PCI-SIG) podała już wstępną specyfikację kolejnej generacji tego interfejsu. PCI-Express 4.0 ma być wstecznie kompatybilny z PCI-Express 3.0 i przyniesie podwojenie efektywnej prędkości transmisji, która wzrośnie z 8 GT/s w wersji 3.0 do 16 GT/s w 4.0. Prace nad nowym interfejsem mają ruszyć w przyszłym roku i zostaną zakończone w roku 2014, natomiast pierwsze komputery z PCI-Express 4.0 powinny pojawić się na rynku w 2015 roku.
K O M E N T A R Z E
sratatata (autor: Conan Barbarian | data: 30/11/11 | godz.: 15:56) PCI-Express 3.0 miała mieć pierwotnie speed 10GT/s a wyszło jednak 8GT/s, więc nie ma co liczyć na 16GT/s przy PCI-Express 4.0.
GT? (autor: rookie | data: 30/11/11 | godz.: 16:04) CO to za jednostka GT?
Google mówi że PCI ex 3.0 ma przepustowość 16000 MB/s (16 GB/s).
@up (autor: Conan Barbarian | data: 30/11/11 | godz.: 16:10) a może też powie co to jest GT?
@2. (autor: Mariosti | data: 30/11/11 | godz.: 16:13) GT to giga transfery na sekundę.
@1.
GT/s owszem, ale wzrost przepustowości jest większy dzięki zmniejszeniu narzutu bitów parzystości z 2/10 do 2/128, czyli z 20% do 1.5%
A czemu (autor: Blazakov | data: 30/11/11 | godz.: 16:19) skoro ma to się pojawić za 3 lata nie myślą nad dodatkowym kanałem optycznym?
@Mariosti (autor: Conan Barbarian | data: 30/11/11 | godz.: 16:23) "bitów parzystości" - to nie są bity parzystości!
zastsowano technikę kodowania 8b/10b, która wcale nie jest taka prosta, choć wywodzi się z 4b/5b.
PCI-e 4.0 (autor: Sławekpl | data: 30/11/11 | godz.: 16:36) z tego co pamiętam kable i długości ścieżek mają być znacznie krótsze niż obecnie, nie wiem czy to dobry pomysł rozwijać dalej połączenia oparte w większości na miedzi...
zrobiliby w końcu coś na podobieństwo zapowiadanego kilka lat temu przez Intela Thunderbolda po światłowodach do połączeń wewnętrznych
@up (autor: Plackator | data: 30/11/11 | godz.: 16:36) ale poco kodować 8 bitów w 10 bitach ?
@Plackator (autor: Conan Barbarian | data: 30/11/11 | godz.: 16:46) PCI-E nie przesyła zegara, więc zegar jest wbudowany w dane. Po stronie odbiornika następuje synchronizacja zegara na zboczach sygnału przesyłanego. Zwyczajnie nie można przesłać wielu zer lub jedynek bez sygnału zegara i jednocześnie bez kodowania.
@10. (autor: Mariosti | data: 30/11/11 | godz.: 18:54) "bity parzystości" to właśnie skrót myślowy od jednej z najpopularniejszych metod kodowania przesyłanych danych dla sprawdzenia ich integralności, bo już określenie bitów stopu i startu, oraz długości porcji danych między nimi to inna kwestia.
@up (autor: Conan Barbarian | data: 30/11/11 | godz.: 19:36) Chyba jeszcze żyjesz w świecie RS232C. Jeśli chcesz użyć "skrótu", to można powiedzieć o bitach nadmiarowych lub informacji nadmiarowej.
nie ma zadnej parzystosci (autor: RusH | data: 30/11/11 | godz.: 20:27) chodzi o kodowanie danych w kanale LVDS - roznicowe. Trzeba zachowac balans i po to dodaje sie kilka extra bitow tu i tam.
@12,13 (autor: Mariosti | data: 30/11/11 | godz.: 20:47) <covers his face with a palm>
D O D A J K O M E N T A R Z
Aby dodawać komentarze, należy się wpierw zarejestrować, ewentualnie jeśli posiadasz już swoje konto, należy się zalogować.
