Twoje PC  
Zarejestruj się na Twoje PC
TwojePC.pl | PC | Komputery, nowe technologie, recenzje, testy
M E N U
  0
 » Nowości
0
 » Archiwum
0
 » Recenzje / Testy
0
 » Board
0
 » Rejestracja
0
0
 
Szukaj @ TwojePC
 

w Newsach i na Boardzie
 
TwojePC.pl © 2001 - 2021
Czwartek 12 lutego 2015 
    

SK hynix przyspieszy pamięci DDR4


Autor: BK | źródło: KitGuru | 11:45
(5)
Jeszcze w tym roku firma SK hynix, producent m.in. kości pamięci DDR4, zamierza wprowadzić na rynek chipy DDR4 o większej częstotliwości niż obecnie oferowane. Obecnie takie firmy jak Samsung, Micron i SK hynix produkują układy DDR4 o efektywnej częstotliwości wynoszącej 2,4 GHz. Jak informują producenci modułów pamięci operacyjnych, taka częstotliwość to za mało. Aby oferować moduły DIMM o częstotliwościach od 3 do 3,4 GHz, zmuszeni są oni do selekcjonowania chipów DDR4. Wymagają tego entuzjaści gier i coraz większej ilości klatek w grach, którzy są w stanie zapłacić za szybkie pamięci operacyjne więcej niż przeciętny użytkownik komputera.

Dlatego też na początku drugiego kwartału tego roku SK hynix zacznie produkować układy DDR4 o pojemności 4 Gb zdolne do oficjalnej pracy z częstotliwością 2666 MHz. Taktowanie takie uzyskają one przy napięciu 1,2 V i opóźnieniach 17-17-17. Pozwoli to na produkcję modułów o pojemności 4 GB przy organizacji 512Mx8 lub 256Mx16.

Z pewnością nowe układy znajdą również zastosowanie w modułach o szybkości 3-3,4 GHz. Lecz ułatwi to ich produkcję, ze względu na łatwiejszą selekcję.

 

    
K O M E N T A R Z E
    

  1. bełkot (autor: Conan Barbarian | data: 12/02/15 | godz.: 12:15)
    "Wymagają tego entuzjaści gier i coraz większej ilości klatek w grach, którzy ..."

    "zdolne do oficjalnej pracy"

    "Lecz ułatwi to ich produkcję, ze względu na łatwiejszą selekcję." - czyli po selekcji zaczną produkować


  2. Nic nie zrozumialem... (autor: gantrithor | data: 12/02/15 | godz.: 19:28)
    ale domyslam sie o co chodzilo autorowi hehe.
    Niech skoncza z ddr4 i wprowadz hbm i nowe interface pamieci nie bedzie trzeba tak wysokich zegarow.


  3. jedyny zegar jaki jest wazny (autor: RusH | data: 13/02/15 | godz.: 02:49)
    to ten wewnatrz chipow, zegar interfejsu laczacego jest z dupy i ma znikomy wplyw na wydajnosc z powodu opoznien (cl 17 ahahhaa)

    tak dla zobrazowania o co chodzi

    http://www.eecs.berkeley.edu/...ctive_latency.html

    na tej stronie jest suwaczek kontrolujacy date, przesuncie go sobie w lewo i popatrzecie na szybkosc ramu, teraz przesuwajcie w prawo patrzac na szybkosc ramu i inne parametry, co sie dzieje ? :))))
    oczywiscie strona nie ma w 100% aktualnych danych, obecnie dla DDR3 opoznienie wynosi ~50ns, 7 lat temu DDR2 mial 60ns :). 100 lat temu w czasach SDR bylo to ~150ns (z czego samo ram PC100 wnosil 20ns).
    (mowa jest oczywiscie o calkowitym opoznieniu wlacznie z tym wewnatrz kontrolera ram)

    http://www.techdesignforums.com/...eb13-fig1lg.jpg


    ano, podstawowa predkosc ramu rosnie w slimaczym tempie, przyspiesza tylko szybkosc transmisjii (throughput) a nie opoznienia (latency). Latency odpowiada za poczatkowe opoznienie zanim kosc zaadresuje dany obszar, kazdy nastepny odczyt z tego obszaru jest szybszy.

    Obecnie statystyczny Sandy Bridge musi czekac _300_ cykli zegara na dostep do ramu jesli dane nie siedza w cache

    http://www.techdesignforums.com/...eb13-fig1lg.jpg

    ram DDR4 to taka sama sciema jak swego czasu DDR3, wplyw na wydajnosc znikomy, bo wewnetrznie te pamieci NICZYM SIE NIE ROZNIA, roznica jest tylko w szybkosc transmisji juz po zaadresowaniu i otwarciu zaadresowanego obszaru, czyli jesli CPU czekal 300 cykli na DDR2, to na DDR4 poczeka TYLE SAMO.

    PIETNASCIE LAT TEMU ram SDR PC133 potrafil pracowac z cl2, czyli opoznienia wynosilo 7.5 x2 = 15ns
    Opisywany powyzej super duper DDR4 za kilkaset dolarow w cenie dla fajer^^^entuzjastow ma opoznienie 2660/17 = 154MHz = 6.4ns

    i wlasnie dlatego drogi 'szybki' ram to sciema.


  4. @3. (autor: pwil2 | data: 13/02/15 | godz.: 16:24)
    Opóźnienia sieciowe przez lata nie spadły jakoś znacznie, ale jednak na 128kbit ciężko byłoby strumieniować materiały 4K.

    W 99.9...% przypadków dane znajdują się w cache i ładowane są z wyprzedzeniem, więc ważniejsze jest jak szybko będzie można je tam załadować. W a przypadku procesorów z HT w czasie, gdy jeden wątek czeka na odczyt z pamięci te 300 cykli, ten drugi może przetwarzać w tym czasie dane.


  5. 4 pwil2 (autor: RusH | data: 14/02/15 | godz.: 04:19)
    gdy wszystko jest w cache to jest cacy, ale zanim dane trafia do cache to musza zostac tam zaladowane. Do tego cache nie jest z gumy, im wiecej softu dziala na raz, im wiecej danych, watkow, im bardziej to wszystko porozrzucane, im bardziej gowniany soft bez optymalizacji tym czesciej procesor czeka.
    Nawet najnowoczesniejsze procesory maja tylko 32KB L1 na dane = 512 linii cache = 512 oddzielnych adresow

    Opoznienia sieciowe to slaby przyklad, bo opoznienia pojedynczych bajtow (opoznienie serializacji) spadly w ciagu ostatnich 10lat 100-1000 krotnie. SDI 115.6Kbit VS lacze 100Mbit to wlasnie skok x1000
    w SDI przeslanie pakietu ping w jedna strone do samego routera brzegowego zajmowalo >4ms
    dla 100mbit jest to ~10 mikrosekund

    opoznienia ktore widzisz w pingach nie wynikaja z szybkosci sieci, tylko szybkosci OS (driver, stos tcp/ip, przelaczanie kontekstu pomiedzy ring 3 i 0) odpowiadajacego na twoje pakiety (ktore dotarly tam o wiele szybciej i czekaja w buforze w ramie). Miedzy innymi dlatego firmy zajmujace sie HFT maja soft omijajacy szerokim lukiem driwery systemowe karty sieciowej oraz stos sieciowy danego osu, zamiast tego ich oprogramowanie rozmawia bezposrednio z karta sieciowa bez posrednictwa systemu operacyjnego. W ten sposob mozna calkowicie wysycic lacze 10GB uzywajac jednego rdzenia 2GHz zachowujac przy tym teoretycznie najmniejsze mozliwe opoznienia.


    
D O D A J   K O M E N T A R Z
    

Aby dodawać komentarze, należy się wpierw zarejestrować, ewentualnie jeśli posiadasz już swoje konto, należy się zalogować.