Producenci płyt głównych wiążą duże nadzieje z Ryzenem

1. Czekam niecierpliwie... (autor: Kenjiro | data: 29/12/16 | godz.: 08:15)
   Zobaczymy po premierze jak to faktycznie będzie...
   
   
2. Przecież to będzie kompletna klapa (autor: Sony Vaio Zwracajo | data: 29/12/16 | godz.: 09:47)
   Tylko fanatycy marki kupią to z sentymentu, a nie dla faktycznej wydajności i opłacalności. Przecież te procesory będą wolniejsze niż najsłabsze i3.
   
   
3. twitt (autor: Zbyszek.J | data: 29/12/16 | godz.: 13:21)
   https://twitter.com/...g/status/814184127339655169
   
   https://twitter.com/...4/status/813539775944785921
   
   
4. Zbyszek.J (autor: kombajn4 | data: 29/12/16 | godz.: 16:52)
   Nie żeby nie trzymał kciuków za AMD ale wiesz na twiterze wszystko można napisać np:
   https://twitter.com/...V/status/812673921459900416
   
   
5. Hmm... (autor: PCCPU | data: 29/12/16 | godz.: 17:37)
   Żeby tylko nie okazało się ze wszystkie testy Zen popełnione były przy ostrym OC...
   
   
6. @up (autor: Zbyszek.J | data: 29/12/16 | godz.: 17:48)
   Opóźnienia w cache podał Dresdenboy.
   
   Ktoś na forum AnandTech twierdzi, że aktualna rewizja Zena podkręca się do około 4,3 GHz na powietrzu. Polecam od strony 10 do ostatniej, wygląda że udziela się tam kilka osób które coś konkretnie wiedzą, ale nie mogą napisać tego wprost.
   
   https://forums.anandtech.com/...ne.2495505/page-15
   
   
   I nie nabierzcie się na wysyp newsów jaki nastąpi dziś i jutro, że ZEN podkręca się do 5 GHz na powietrzu. Cała plotka wzięła się z ciągu binarnego jaki znalazł się w magazynie CanradPC przy jednym ze zdjęć w teście ZENa. Francuski magazyn już skomentował, że należało odszyfrować ten ciąg odwrotnie, zaczynając do drugiego końca, a jego znaczenie ZENOC@AIR=5G to zwyczajny zbieg okoliczności.
   
   
7. @06 (autor: kombajn4 | data: 29/12/16 | godz.: 18:00)
   A to dobre bo jak się w jedną stronę wpisze do konwertera to wychodzi ZENOC@AIR=5G. A jak po konwersji tego na kod binarny przepisałem te bity od tyłu to wyrzuciło �J����r�Z
   Więc ta z pewnością trzeba było od tyłu i w ogóle przypadkiem im tak wyszło że 88 cyfrowy ciąg 0 i 1 znaczy właśnie ZENOC@AIR=5G a nie jakieś losowe śmieci
   
   
8. ojj (autor: kombajn4 | data: 29/12/16 | godz.: 18:02)
   widzę że chociaż edytor przyjął te znaczki z tabeli ASCII to już strona wywaliła 65533 w miejsce nie zrozumiałych znaków
   
   
9. Wiadomo... (autor: PCCPU | data: 29/12/16 | godz.: 18:14)
   Czy jest już wiadome ilu stopniowy potok wykonawczy ma rdzeń Zen vs Haswell/Broadwell czy Skylake?
   
   
10. Moim zdaniem (autor: PCCPU | data: 29/12/16 | godz.: 21:41)
    Jeśli rdzenie Zen są mniej złożone niż Haswell/Skylake to i wyższy zegar można uzyskać ale już nie długo wszystko wyjdzie.
    
    
11. Cytat z forum TH (autor: PCCPU | data: 30/12/16 | godz.: 00:14)
    "A mix of new details and some old.
    
    2K instruction OP Cache (Haswell 1.5K)
    Instruction Translation Lookaside Buffer 64 entries (Haswell 128)
    Instruction Byte Queue 20x16B (Haswell 40x16B)
    Max of 6 uops dispatched per cycle (Haswell 4 fused)
    Max of 6x14 uops (84) Integer queue (Haswell 60 unified)
    168 physical register file Integer (Haswell has 168)
    Max of 4x9 uops (36) FP queue (Haswell 60 unified)
    160 physical register file Floating Point (Haswell has 168)
    L1 bandwidth 32B/clock Load, 16B/clock Store (Haswell 64B/clock Load, 32B/clock Store)
    L1D latency Integer 4-6 cycles (Haswell fastest 4 cycles)
    L1D latency Floating 7-8 cycles
    L2 bandwidth 32B/clock (Haswell 64B/clock)
    L2 latency 12 cycles (Haswell 11 cycles)
    L3 latency 35 cycles (Haswell 34 cycles)
    
    So the cache latencies have practically caught up with Haswell but the bandwidth is behind. Granted that bandwidth is largely required for AVX2 where Haswell will still shine due to the 2x256 units."
    M.in. rzepustowość pamięci cache L1 wciąż 2x słabiej niż Haswell.