Twoje PC  
Zarejestruj się na Twoje PC
TwojePC.pl | PC | Komputery, nowe technologie, recenzje, testy
M E N U
  0
 » Nowości
0
 » Archiwum
0
 » Recenzje / Testy
0
 » Board
0
 » Rejestracja
0
0
 
Szukaj @ TwojePC
 

w Newsach i na Boardzie
 
TwojePC.pl © 2001 - 2024
Wtorek 15 września 2020 
    

AMD ma własny pomysł na big.LITTLE, niezależny od używanego OSu


Autor: Wedelek | 20:13
Procesory na bazie architektury ARM w przeciągu kilku lat spopularyzowały technologię big.LITTLE, wywracając w praktyce rynek układów mobilnych do góry nogami. Połączenie mocnych i słabych rdzeni stało się na tyle praktyczne, że tematem zainteresował się Intel, który sam postanowił skorzystać z nowej technologii. Tak właśnie powstały Lakefieldy, czyli pierwsze chipy na bazie architektury x86, które korzystają z identycznego rozwiązania, co konkurencja z ARM na pokładzie. O swojej implementacji tej techniki myśli również AMD, które 30 czerwca złożyło wniosek patentowy opisujący wymyślony przez tę firmę wariant big.LITTLE.

Już na samym początku rzuca się w oczy fakt, że pomysł producenta z Sunnyvale wychodzi poza ogólnie przyjęte ramy. Po pierwsze zakłada on łączenie ze sobą rdzeni o różnych zestawach instrukcji – przykładowo ARM i x86. Co więcej, te mogłyby dynamicznie wymieniać się między sobą zadaniami, z pominięciem systemu operacyjnego. Zaszyte w procesorze algorytmy same przesuwałyby powierzone danemu klastrowi zadania, opierając się między innymi na danych dotyczących wykorzystania mocy poszczególnych rdzeni.

Dzięki takiemu zabiegowi procesor byłby niemal zupełnie niezależny od implementacji technologii big.LITTLE w samym systemie. Biorąc pod uwagę fakt, że planista musi znać możliwości każdego z rdzeni (jaki instrukcje obsługuje), to teoretycznie niektóre dane mogłyby być też powierzane nie tylko rdzeniom ogólnego przeznaczenia, ale i wyspecjalizowanym jednostkom.

Patent zgłoszony przez AMD zakłada, że każdy z rdzeni będzie dysponować własną pamięcią L1, a cache L2 będzie współdzielone pomiędzy rdzeniami zgrupowanymi w tym samym klastrze. Pamięć trzeciego poziomu będzie z kolei współdzielona przez kilka modułów, tak jak ma to miejsce obecnie. L1 ma w tym modelu służyć między innymi do zapisywania statusu wykonywanego zadania i jej stan będzie mógł być skopiowany do pamięci L1 innego rdzenia. W ten sposób zostanie zrealizowany mechanizm dystrybucji zadań pomiędzy różnymi typami rdzeni.

 


    
K O M E N T A R Z E
    

Jeszcze nikt nie napisał komentarza.

    
D O D A J   K O M E N T A R Z
    

Aby dodawać komentarze, należy się wpierw zarejestrować, ewentualnie jeśli posiadasz już swoje konto, należy się zalogować.