|
TwojePC.pl © 2001 - 2026
|
 |
Poniedziałek 1 czerwca 2026 |
 |
| |
|
Oficjalna premiera Xeonów 6+ Clearwater Forest
Autor: Wedelek | źródło: Intel | 19:37 |
|  Intel oficjalnie zaprezentował nową rodzinę serwerowych Xeonów 6+ o kodowej nazwie „Clearwater Forest”. Na tle tradycyjnych Xeonów procesory te wyróżniają się niezwykle wysoką efektywnością energetyczną osiągniętą między innymi poprzez zastosowanie jedynie rdzeni E o kodowej nazwie Darkmont - rdzeni P w ogóle tutaj nie uświadczymy. Układy z rodziny Xeon 6+ składają się z 12 chipletów obliczeniowych EMIB („pakowanie” 2.5D) wytarzanych w litografii 18A, 3 aktywnych modułów bazowych produkowanych w Intel 3 oraz 2 chipsetów komunikacyjnych I/O powstających w technologii Intel 7. Wszystkie te warstwy są zbudowane z tranzystorów typu Ribbon FET i są ze sobą połączone z wykorzystaniem technologii Foveros Direct 3D.
Intel chwali się, że dzięki użyciu litografii 18A na tej samej powierzchni upakowano więcej tranzystorów, redukując przy tym straty w przesyle energii o 4-5% względem starszej technologii. Nie bez znacznia jest również użycie tranzystorów RibbonFET w których bramka otacza kanał tranzystora, zapewniając bardzo ścisłą kontrolę nad prądami elektrycznymi w kanale, co przekłada się na lepsze sterowanie i mniejszy upływ mocy. Przyczynia się to również do niższych poziomów napięcia roboczego. Ponadto, długość bramki RibbonFET jest o 5-10% krótsza niż w FinFET i pozwala na redukcję mocy niezbędnej do prawidłowej pracy tranzystora o 20%.
W swojej prezentacji sporo uwagi Intel poświęcił również na omówienie PowerVia, która to technologia poprawia sprawność poszczególnych komórek o nawet 10%, a także połączeniom realizowanym z użyciem Foveros Direct3D. Elementy łączące używane w tej technologii mają odstęp między wypustkami o wysokości 9 μm i wykorzystują łączenie Cu-Cu. Działaj ono jako aktywny interposer krzemowy o dużej gęstości i niskiej rezystancji, oferując wydajność rzędu ~0,05 pJ/bit. Oznacza to, że na przesyłanie danych między dwoma rdzeniami zużywana jest mikroskopijna ilość energii.
W Xeonach 6+ każdy moduł I/O oferuje 48 linii PCIe Gen 5.0 (łącznie 96), 32 linie CXL 2.0 (łącznie 64) i 96 linii UPI 2.0 (łącznie 192). Oznacza to, że moduł IO pozostaje niezmieniony w porównaniu z Granite Rapids, ale stanowi wyraźną poprawę w porównaniu z Sierra Forest. Kolejny element, czyli płytka bazowa zawiera cztery kontrolery pamięci DDR5, co daje łącznie 12 kanałów pamięci na chipie oraz współdzieloną pamięć LLC o pojemności 48 MB na płytkę obliczeniową lub 192 MB na płytkę bazową. Daje to aż 576 MB wbudowanej pamięci LLC.
Główny element procesora, czyli chiplet obliczeniowy składa się z kolei z 6 modułów, a każdy zawiera 4 rdzenie Darkmont E-Core. Daje nam to 24 rdzenie Darkmont E-Core na chiplet, a więc maksymalnie 288 rdzeni E-Core zgrupowanych w 12 kafelkach obliczeniowych. Każdy taki chiplet zawiera też 4 MB pamięci podręcznej L2, co daje 24 MB pamięci podręcznej L2 na każdy moduł i 288 MB całkowitej pamięci podręcznej L2 w całym procesorze. Jeśli dodamy do tego współdzieloną pamięć L3 da nam to w sumie 864 MB pamięci dla całego układu.
Darkmont to mikroarchitektura 9-drożna, z klastrami dekodowania w układzie 3x3, co daje nam o 50% więcej dekoderów instrukcji niż w rdzeniach Crestmont. W ślad za tym pojemność kolejki UOP zwiększyła się z 64 do 96 wpisów. Dostępna jest również większa pamięć podręczna instrukcji o pojemności 64 KB oraz dokładniejsze i ulepszone predykcje rozgałęzień. Po stronie front-endu (OOE lub Out of Order Engine) mamy do czynienia z 8-drożnym systemem alokacji i 16-drożnym cofnięciem się w rozgałęzieniu, co pozwala na szybsze dodawanie i usuwanie nowych danych. Dodatkowo okno instrukcji wykonywanych poza kolejnością rośnie teraz do 416 wpisów. Liczba portów użytych w Darkmondzie też została zwiększona - do 26, a silnik skalarny ma teraz do dyspozycji 8 jednostek ALU typu Int, 3 porty ładowania i 4 porty przechowywania AGU, 3 porty skoku i 2 porty przechowywania na dane typu Int. Silnik wektorowy ma natomiast 4 jednostki ALU typu wektor/liczba zmiennoprzecinkowa, 2 magazyny danych typu wektor/liczba zmiennoprzecinkowa i 4 stosy wektorów/liczb zmiennoprzecinkowych.
Kolejne zmiany dotknęły podsystemu pamięci gdzie zwiększono dwukrotnie przepustowość pamięci L2 - z 64 B do 128 B na cykl. Zegar przechwytywania został zwiększony z 16 bajtów do 32 bajtów na takt.
Według Chipzilli wszystkie te zmiany sprawiły, że nowe procesory oferują ponad 2,2x wyższą średnią wydajność i 55% lepszy performance per watt niż starsze, 144 rdzeniowe Xeony. Przy tym TOPowy model ma mieć około 30% przewagi w wydajności i efektywności względem 192-rdzeniowego AMD EPYC 9965 przy zachowaniu TDP na poziomie 450W. Xeony 6+ będą sprzedawane w konfiguracji 1S i 2S.
                    |
| |
|
|
|
|
|
 |
 |
|
|
|
D O D A J K O M E N T A R Z |
 |
| |
|
Aby dodawać komentarze, należy się wpierw zarejestrować, ewentualnie jeśli posiadasz już swoje konto, należy się zalogować.
|
|
|
|
|
|
|
|
|
|
