AMD Next Horizon 7: prezentacja architektury ZEN 2, EPYC Rome i GPU Vega 20

M E N U

» Nowości

» Archiwum

» Recenzje / Testy

» Board

» Rejestracja

Szukaj @ TwojePC

Wtorek 6 listopada 2018

AMD Next Horizon 7: prezentacja architektury ZEN 2, EPYC Rome i GPU Vega 20 Autor: Zbyszek \| źródło: AnandTech \| 20:00	(55)
Dziś o godzinie 18 rozpoczeła się konferencja AMD Next Horizon 7. Wystąpienie rozpoczęła CEO firmy, Lisa Su, a ponadto obecny był Mark Papermaster, odpowiedzialny w AMD za rozwój technologii, oraz Dawid Wang - szef Radeon Technologies Group. Zgodnie z oczekiwaniami prezentacja dotyczyła przygotowanych przez AMD innowacji , które pojawią się na rynku w przyszłym roku, w tym 7-nanometrowych procesorów z architekturą ZEN 2 oraz 7nm układów graficznych Vega 20. W pierwszej części konferencji podsumowano ostatnie kilkanaście miesięcy, oraz podkreślono, że w przyszłości AMD zamierza odegrać znaczącą rolę na rynku serwerowym. Ma to być możliwe dzięki architekturze ZEN 2. Jak stwierdził Mark Papermaster, architektura ZEN pierwszej generacji była obiecująca, natomiast architektura ZEN 2 została ulepszona na tyle, że powinna zmienić zasady gry na rynku procesorów. ZEN 2 to magistrala Infinity Fabric drugiej generacji, w pełni sprzętowe zabezpieczenie przed luką Spectre, oraz nowa modułowa budowa, w której moduły CCX z rdzeniami ZEN 2 zostały zupełnie oddzielone od pozostałych interfejsów, przeniesionych do oddzielnego układu krzemowego, jednego na cały procesor. Rdzenie architektury ZEN 2 mają dwukrotnie większe 256-bitowe jednostki zmiennoprzecinkowe (zamiast 128-bitowych), podwojone jednostki load/store, ulepszony i bardziej skuteczny system predykcji rozgałęzień, ulepszony pre-fetching, bardziej zoptymalizowaną pamięć podręczną instrukcji, powiększoną pamięć przechowującą zdekodowane mikroinstrukcje, powiększony sheduler oraz powiększone kolejki przekojekowań instrukcji (Out-of-Order). Zmiany mają pozwolić na wyraźny wzrost wskaźnika IPC, a w niektórych zastosowaniach, jak instrukcje AVX2, wydajność architektury ZEN 2 ma być nawet dwukrotnie większa niż architektur ZEN/ZEN+. Niestety nie podano jakiego konkretnie wzrostu IPC można się spodziewać. Rdzenie ZEN 2 będą wytwarzane w 7nm procesie litograficznym TSMC, który zapewnia 2-krotnie większą gęstość tranzystorów niż dotychczasowy 12/14nm proces, oraz o połowę mniejsze zużycie energii przez tranzystory przy tej samej szybkości przełączania, lub o 25 procent wyższą szybkość przełączania tranzystorów przy takim samym zużyciu energii. Procesory z architekturą ZEN 2 będą składać się z centralnego 14nm chipu gromadzącego większość obwodów towarzyszących (kontrolery PCI-Express, USB itp), nie będących rdzeniami x86 i znajdujących się poza modułami CCX. Obok tego układu umieszczone będą 7nm chipy krzemowe zawierające moduły CCX z rdzeniami ZEN 2. Będą one połączone z centralnym chipem magistralą Infinity Fabric 2. Procesory z architekturą ZEN 2 pojawią się w 2019 roku. Jednocześnie poinformowano, że prace nad architekturą ZEN 3 wkraczają w finalną fazę, a także, że rozpoczęto już prace nad architekturą ZEN 4. Zaprezentowano także prototypowy 64-rdzeniowy procesor EPYC 2 "Rome", składający się z 14nm chipu głównego i umieszczonych obok ośmiu 8-rdzeniowych modułów ZEN 2. Procesor został porównany w teście C-Ray do dwóch 28-rdzeniowych procesorów Intel Xeon, od których okazał się 7% szybszy. Nie podano z jaką częstotliwością pracował EPYC 2 informując jedynie, że ze względu na wczesną wersję procesora, taktowanie było na dość niskim poziomie. Następną część prezentacji poprowadził Dawid Wang z Radeon Technologies Group, który zaprezentował układ krzemowy Vega 20. Jest on nieco zmodyfikowanym chipem Vega 10, przeniesionym do nowego 7nm procesu litograficznego. Liczba tranzystorów wzrosła z 12,5 do 13,2 miliarda, a jednocześnie powierzchnia układu krzemowego zmniejszyła się z około 510 mm2 do 331 mm2. Nowościami w Vega 20 jest obsługa sprzętowej wirtualizacji na GPU oraz zgodność z PCI-Express 4.0 i Infinity Fabric 2. Ma to zapewniać prędkość wymiany danych z CPU na poziomie 64 GB/s oraz połączenie akceleratorów pomiędzy sobą za pomocą Infinity Fabric 2 z prędkością ponad 100 GB/s. Chip Vega 20 zostanie wykorzystany głównie w kartach Radeon Instinct MI60, dedykowanych do zastosowań serwerowych.

K O M E N T A R Z E

Już dziś konferencja AMD Next Horizon 7 (autor: Conan Barbarian | data: 6/11/18 | godz.: 17:35)
Od jutra natomiast wyprzedaż akcji Intela.
Tu możecie oglądać konferencję. (autor: Mario1978 | data: 6/11/18 | godz.: 18:25)
https://www.youtube.com/watch?v=XmciZH0FG-k
Przepustowość pamięci x2 (autor: Mario1978 | data: 6/11/18 | godz.: 19:01)
przy tym samym poborze energii elektrycznej zwiastuje nowego Epyc 2 pracującego w trybie 16-kanałowym.Czy możliwe , że Ryzen będzie obsługiwał pamięci DDR4 w trybie 4-kanałowym pewnie niedługo się przekonamy.
Radeon Instinct MI60 z ponad 13miliardami tranzystorów na powierzchni 331mm2.
@Up (autor: piwo1 | data: 6/11/18 | godz.: 19:13)
Łał
Było
[img]https://en.wikichip.org/...d_zen_hc28_fp.png[/img]
Będzie
[img]https://images.anandtech.com/...4023_HDR.jpg[/img]
Gry przyspiesza 😀
ZEN 2 pojawi sie w 2019 (autor: maximus1 | data: 6/11/18 | godz.: 20:30)
a jakieś dokładniejsze info?
no to czekamy (autor: pawel1207 | data: 6/11/18 | godz.: 20:45)
ja najbardziej mam nadzieje ze poprawia 32 rdzeniowki bo obecne sa zalosne i pojawi sie opcja 64 rdzeni ...
No i nie zawiodłem się na prezentacji Epyc 2. (autor: Mario1978 | data: 6/11/18 | godz.: 20:46)
Tak jak podejrzewałem wzrost wydajności wyniesie 100% na jedno CPU właśnie między innymi za sprawą przejścia na niższą litografię a tutaj mieliśmy do czynienia z próbką inżynieryjną jeszcze.To oznacza , że 64r/128w Rome ma TDP na poziomie 32r/64w Naples.
Test końcowy w Cray Benchmark 128wątkowego Epyc 2 wersus 2x 56wątkowe Xeony Platinum 8180 pokazały , że nawet z pewnością niżej taktowany "Rome" jest nieznacznie lepszy - 28.1sekundy versus 30.2sekundy.
O TDP procków Intela w wersji dwu procesorowej nawet nie wspomnę.
To jest koniec Intela na rynku serwerów tylko szkoda bo konsumenci mogą na tym ucierpieć gdyż będzie zbyt dużo zamówień na te potwory co będzie powodem opóźnienia wypuszczenia Ryzen i Threadripper.
@7. (autor: pwil2 | data: 6/11/18 | godz.: 21:23)
Co więcej jeśli zapowiedzi uda się w pełni zrealizować, AMD otwiera sobie drogę ku 128c256t procesorom produkowanym niewiele wyższym kosztem, niż te nadchodzące 64c128t.
c.d. (autor: pwil2 | data: 6/11/18 | godz.: 21:25)
Będą mogli z takich klocków budować układy do wielu zastosowań od desktopów, przez przyszłe konsole, przez stacje robocze 48c96t, po serwerowe potwory 256c512t w przyszłości.
c.d. (autor: pwil2 | data: 6/11/18 | godz.: 21:26)
Gdzie będą cache L3? Czy w tym chipie centralnym znajdzie się kawałek L4?
Uzyskanie z wafla. (autor: OSTVegeta | data: 6/11/18 | godz.: 21:43)
Ciekawe to rozwiązanie z wywaleniem części do 14nm a najważniejszego do 7nm. Małe kostki 7nm można przebierać z jakimi taktami pójdą i ustawiać różne półki cenowej. Mniej odrzutów, większy uzysk, nic tylko zyski większe. Coś chyba u niebieskich zacznie się gorąco robić.
według wcześniejszych przecieków (autor: Zbyszek.J | data: 6/11/18 | godz.: 21:46)
będzie po 32MB cache L3 na jeden 8-rdzeniowy CCX (jeden 7nm kawałek krzemu). A w chipie centralnym 256MB L4 (stąd wielkość tego chipa). Aczkolwiek w dzisiejszej prezentacji o tym nie mówili.

Jedno jest pewne: na AM4 przewidują do dwóch 8-rdzeniowych 7nm chipów, czyli droga do 16C/32T na AM4 otwarta. Ale na początek zapewne będzie 8C/16T.
Mnie ciekawi (autor: piwo1 | data: 6/11/18 | godz.: 21:55)
Jaki wpływ na wydajność w grach będzie miało fpu 2x256 zamiast 2x128bit.
@... (autor: Saturn64 | data: 6/11/18 | godz.: 22:02)
Ciekawe news wstawiony o godzinie 16:48 odnoszący się do czasu przyszłego w formie czasu przeszłego. Chyba Einstein miał rację z tą czasoprzestrzenią.
pierwsza relacja w polskim Internecie (autor: Zbyszek.J | data: 6/11/18 | godz.: 22:03)
szczegóły o 20.00, już w 2 godziny po rozpoczęciu i 30 minut po konferencji AMD. Dwie godziny później, o 22.00 na innych polskich stronach zero informacji na ten temat.
@ Saturn64 (autor: Zbyszek.J | data: 6/11/18 | godz.: 22:05)
o 16.48 była wstawiona informacja, że konferencja startuje niebawem, a treść zostanie zaktualizowana. Treść jaką widzisz została wstawiona o godzinie 20
co do gęstości 7nm od TSMC (autor: Zbyszek.J | data: 6/11/18 | godz.: 22:41)
14nm, Vega 10: 12,5 mld. tranzystorów/ 510 mm2 = 40,80 mm2 na 1 mld.
07nm, Vega 20: 13,2 mld. tranzystorów/ 331 mm2 = 25,07 mm2 na 1 mld.

Faktyczny wzrost gęstości 14nm -> 7nm to około 60-65%
#15 - no i właśnie dlatego siedzimy na TPC. (autor: Qjanusz | data: 6/11/18 | godz.: 22:59)
Dałeś Zbyszek radę. Dzięki!

Prezentacja ZEN2 wygląda cholernie dobrze. 8 rdzeniowe CCXy się potwierdziły, ale wywalenie IO do oddzielnej kostki było mega zaskoczeniem. Taka elastyczność IF2 daje bardzo duże możliwości. Aż strach myśleć, co tam AMD wykombinowało w będącej na ukończeniu architekturze ZEN3.

VEGA20 wiadomo, będzie zbierała kasę w zastosowaniach profesjonalnych. Ciekawe tylko czy pojawią się Instincty z kilkoma GPU VEGA20 na laminacie, połączonymi IF2

Oj będzie co w newsach przerabiać :-)
to taka dygresja (autor: Zbyszek.J | data: 6/11/18 | godz.: 23:21)
co do procesorów Ryzen serii 4000 w 2020 roku. Centralny chip przeniesiony do 7nm+, plus zintegrowane w nim dwa 8-rdzeniowe CCXy z architekturą ZEN3 / 7nm+.
a wiadomo coś na temat liczby linii PCIe w centralnym chipie Rome? (autor: Qjanusz | data: 6/11/18 | godz.: 23:28)
i ciekawe czy będzie on produkowany przez Globala w 14nm czy w całości produkcja pójdzie do TSMC?
no i przy takiej topologii CPU, (autor: Qjanusz | data: 6/11/18 | godz.: 23:34)
wygląda na to że Threadrippery ZEN2 w zasadzie nie będą potrzebowały żadnego trybu Game Mode.
No świetnie (autor: ligand17 | data: 7/11/18 | godz.: 07:14)
akcjonariusze i potencjalni inwestorzy pewnie zostali odpowiednio udobruchani.
Mnie natomiast, jako konsumenta, będzie interesował finalny produkt - jego wydajność, stosunek do ceny oraz dostępność.
P.S. Czy mi się wydaje, czy pani Su trochę się poci czoło przy prezentowaniu tych chipów? :-)
@ligand17 - czy ja wiem czy się poci.... (autor: Qjanusz | data: 7/11/18 | godz.: 08:57)
chyba nie. Zresztą, zawsze warto mieć pod ręką sprawdzony wzorzec, który może pomóc rozwiać wątpliwości
https://vrzone.com/...t/uploads/2013/05/fermi2.jpg
Tutaj nagranie z najlepszego miejsca od "obserwatora". (autor: Mario1978 | data: 7/11/18 | godz.: 10:33)
https://www.youtube.com/watch?v=orWKNQkX070
128lini PCIe 4.0 i zastanawiające czy rzeczywiście będzie tam 16kanałowość pamięci DDR4 ponieważ obsługuje do 4TB DDR4 zaś dwa układy Xeon Platinum 8180 obsługują do 3TB pamięci DDR4.
dokładnie 128 linii PCIe 3.0 (autor: Qjanusz | data: 7/11/18 | godz.: 11:15)
na zdrowy rozsądek, tego wymaga kompatybilnośc z SP3, nawet jeżeli rdzeń IO umożliwiałby więcej. Połowa z tego, czyli 64 linie może zostać użyta jako łącze IF2 z drugim CPU.

Sam rdzeń IO będzie produkowany jednak w Globalu.
@up (autor: Saturn64 | data: 7/11/18 | godz.: 12:24)
Coś mi się wydaje, że z czasem AMD spowoduje że Nvidia będzie mogła działać konkurencyjnie z grafikami AMD tylko na procesorach Intela. AMD może za pomocą swojej platformy połączeń CPU-GPU powiązać własne rozwiązania tak, że da im dodatkowego kopa w porównaniu do konkurencji.
@Saturn64 (autor: Qjanusz | data: 7/11/18 | godz.: 12:36)
wątpię. Już teraz nVidia swoją "poorvoltę" może za pomocą nVLinka łączyć z CPU Power9, z parametrami lepszymi niż rozwiązanie AMD. Zdaje się pozycja no.1 na TOP500 jest dobrą rekomendacją co do poczynań nVidii. nVidia stawia na nVLink, którego Intel w Xeonach nie zaimplementuje.

Taka mała dygresja. Volta z nVLink ma lepsze parametry od IF2, ale udostępnia wyłącznie nVLinka. Instincty z kolei będą umożliwiały wymianę danych z trochę mniej wydajnnym IF2, ale w tym samym czasie obsłużą również PCIe.
@up (autor: Saturn64 | data: 7/11/18 | godz.: 12:48)
Chodziło mi o rozwiązania w których wykorzystuje się CPU x86 plus GPU.
@up (autor: Saturn64 | data: 7/11/18 | godz.: 12:54)
Gdybym był na ich miejscu tak bym zrobił. NVIDIA również wprowadzą swoje rozwiązania jako zamknięte. Po za tym dyktuje warunki rynkowi z punktu widzenia monopolisty. Albo jesteś z nami i sprzedajesz nasze produkty albo wypad. Taka jest ich polityka. Dlatego wiele firm opuściło AMD (chociaż wydajność wskazywała tylko jednego faworyta, to nie jest to działanie pozytywnie odbierane. AMD mogło poczuć się zdradzone przez producentów itd.)
@up (autor: Saturn64 | data: 7/11/18 | godz.: 12:59)
Jeśli wprowadzili by takie rozwiązanie wykasowali by jednocześnie 2 konkurencje bo i Nvidię i Intela. Gdyby okazało się, że w grach wydajniejszy jest sprzęt AMD (grafa plus CPU). Natomiast, połączenie grafy AMD na Intelu, nvidii na Intelu i grafy nvidii na CPU od AMD było by słabsze niż połączenie AMD - AMD.
@Saturn64 (autor: ligand17 | data: 7/11/18 | godz.: 13:21)
najpierw AMD musi pokazać tą wydajną grafikę. Bo na razie to niestety leży i kwiczy.
Nowe więści!!! (autor: UI IQ | data: 7/11/18 | godz.: 13:42)
Krąży plotka w sieci bo widziano Intela jak dorabia sobie na wykopkach.Przygotowuje się na trudne czasy jakie już pukają do ich drzwi.
@25 Dokładnie 128 lini PCIe 4.0 (autor: grafenroot | data: 7/11/18 | godz.: 16:33)
PCIe 4.0 podwaja przepływność w stosunku do PCIe 3.0 więc jest to diametralna różnica :)
@grafenroot (autor: Qjanusz | data: 7/11/18 | godz.: 16:36)
4.0 :-)
Brawo (autor: grafenroot | data: 7/11/18 | godz.: 17:04)
AMD zrobiło piękną, modułową architekturę.
Teraz w sumie nic nie stoi na przeszkodzie, żeby w razie potrzeby wprowadzić Ryzena 24r/48w czy nawet 32r/64w (oczywiście zależnie od tego ile uda się zmieścić na laminacie wielkości AM4). Od serii Threadriper będą się różnić ilością lini PCIe, kanałów RAM i ewentualnie ilością L4.
Najbardziej jednak mnie interesuje jak będą wyglądać nowe APU. To że będą mieć 8 rdzeni jest niemal pewne.
Np. takie APU do lapków składające się z czterech kawałków krzemu (IO, CCX, GPU i HBM) gdzie GPU komunikowało by się z IO i CCX przez IF2, byłoby bardzo ciekawe :)
pcie 4.0 (autor: kosa23 | data: 7/11/18 | godz.: 17:04)
http://cdn.benchmark.pl/...on-instinct-slajd-2.jpg

cpu rome, też będzie miał pcie 4.0
Jeszcze mała dygresja (autor: grafenroot | data: 7/11/18 | godz.: 17:11)
Dobrze, że zdecydowali się zaatakować w pierwszej kolejności rynek serwerów. Żeby zachęcić firmy do przejścia na ich rozwiązania, muszą mieć produkt który deklasuje konkurencję a nie jest tylko trochę lepszy. Póki intel nie ma nowej architektury mają na to wielką szansę :)
AM4 Ryzen 3000 (autor: Zbyszek.J | data: 7/11/18 | godz.: 23:51)
https://i.redd.it/ibihlxq0svw11.jpg
Szczerze to jestem zaskoczony (autor: PCCPU | data: 8/11/18 | godz.: 00:53)
Myślałem że FPU SIMD 256 bit rozbudują dopiero w Zen3 a tu taka niespodzianka a do tego wiele zmian w rdzeniach jak i pozostałej logice :)

Ciekawy jestem jaki wpływ na opuźnienia w logice i wydajność ma umieszczenie jednostek FPU pod osobnym schedulerem względem Intelowskich rdzeni w których jednostki FPU które dzielą porty z ALU.
@Zbyszek.J (autor: grafenroot | data: 8/11/18 | godz.: 00:53)
Jeśli to zdjęcie jest prawdziwe to intel jest w ciemnej doopie. Mają miejsce, żeby wstawić trzeci CCX i zwiększyć cache L4 do obsługi tegoż CCX. Na wypadek gdyby intel nagle z czymś wyskoczył.
czyli co... (autor: Qjanusz | data: 8/11/18 | godz.: 08:49)
Będzie Ryzen 16 core :-)

@grafenroot - po co 3 CCX? Przed chwilą Intel ogłosił wprowadzenie pierwszego 8 core CPU
https://www.wykop.pl/...-8-rdzeniowy-procesor-mim/

miną lata, zanim będą w stanie zaoferować więcej rdzeni w mainstreamie niż 16.
AMD nigdzie nie musi się śpieszyć.

@Zbyszek - to zdecydowanie nadaje się na odrębnego newsa!
@up (autor: Saturn64 | data: 8/11/18 | godz.: 09:05)
Podoba mi sie, że wreszcie wpadli na pomysł by klepać takie same klastry rdzeni CCX do wszystkich procesorów. Zmienią tylko kontroler i mogą budować procesor z odpowiednią ilością rdzeni, cachu i ilości kanałów pamięci. Koszty produkcji takich procesorów będą niskie z korzyścią dla firmy i konsumentów albo tylko firmy....
Ryzen 3000 (autor: krzysiozboj | data: 8/11/18 | godz.: 11:17)
Wygląda "apetycznie". Daliby cholera do tego jakąś grafikę, przynajmniej coś na poziomie tej z serii G. Chyba, że to tak wąski rynek (solidny CPU, marna grafika), że nie opłaca się pakować do każdego układu?
@.... (autor: Saturn64 | data: 8/11/18 | godz.: 13:37)
Processor enhancements including up to 64 “Zen 2” cores, increased instructions-per-cycle*

*Estimated increase in instructions per cycle (IPC) is based on AMD internal testing for “Zen 2” across microbenchmarks, measured at 4.53 IPC for DKERN +RSA compared to prior “Zen 1” generation CPU (measured at 3.5 IPC for DKERN + RSA) using combined floating point and integer benchmarks.

Znaczyło by to wzrost o 29% IPC w porównaniu z pierwszą generacją Ryzena i 26% wzrost w porównaniu z generacją drugą. Ciekawie się to zapowiada. Znaczyłoby, że AMD wyprzedza w IPC o 15% Cofee Lake.

Poniżej oficjalnie od AMD

http://ir.amd.com/...center-computing-next-horizon

Czas zweryfikuje czy to prawda.... czy tylko straszą slajdami intela ;)
@.... (autor: Saturn64 | data: 8/11/18 | godz.: 13:47)
Processor enhancements including up to 64 “Zen 2” cores, increased instructions-per-cycle*

* Estimated increase in instructions per cycle (IPC) is based on AMD internal testing for “Zen 2” across microbenchmarks, measured at 4.53 IPC for DKERN +RSA compared to prior “Zen 1” generation CPU (measured at 3.5 IPC for DKERN + RSA) using combined floating point and integer benchmarks.
@.... (autor: Saturn64 | data: 8/11/18 | godz.: 13:47)
Myślałem, że poprawię... ale cudzysłowia niestety nie działają ;)
@Saturn64 (autor: krzysiozboj | data: 8/11/18 | godz.: 14:36)
Pokazali działający EPYC 2 i był dosyć "żwawy", slajdy mogą mieć spore pokrycie w tym co zobaczymy. Przy czym pewnie też tradycyjnie - chwalą się tam gdzie największe wzrosty, pominą to, co wyszło gorzej.
@ 29% IPC (autor: Zbyszek.J | data: 8/11/18 | godz.: 15:45)
tak, ale w dwóch konkretnych testach. Średnia wzrostu IPC zmierzona na podstawie bardzo wielu testów może być inna.
@up (autor: Saturn64 | data: 8/11/18 | godz.: 16:07)
To na jakiej podstawie określa się wzrost IPC. Skoro programów testujących ciągle przybywa. Czy mierzą to we wszystkich istniejących dostępnych programach i benchmarkach czy może jest określony zakres kilku wybranych programów testujących, które operują na wiekszosci zagadnień możliwych do sprawdzenia tejże wydajności.
"up (autor: Zbyszek.J | data: 8/11/18 | godz.: 16:37)
to na jakiej podstawie się wyznacza wzrost IPC, określa ten kto testuje
@up (autor: Saturn64 | data: 8/11/18 | godz.: 17:00)
Testerzy wynajęci przez Intela w ostatnim czasie wykazali wzrost IPC w stosunku do AMD Zen+ o ponad 50% ;)

Nowe logo Intela:

https://uploads.disquscdn.com/...2f5f3778886e8.jpg
Zbyszek.J (autor: PCCPU | data: 9/11/18 | godz.: 20:28)
Zdjęcie przedstawiające Ryzena 3000 to fejk.
. (autor: abrahamlincoln | data: 13/11/18 | godz.: 08:34)
.
sklejka (autor: GULIwer | data: 13/11/18 | godz.: 10:09)
z różnych procesów produkcyjnych to całkiem sprytne tylko ciekawe jak z opóźnieniami. Pewnie podyktowane jest to kosztami produkcji (ciekawe jaką mają umowę z TSMC, czy płacą za wszystkie, czy tylko za sprawne). W wypadku wystąpienia błędów w produkcji nie leci cały chip tylko jeden CCX
Zen3 pewnie będzie już cały w 7nm.
Ciekawe czy w którejś z wersji nie stworzą czegoś jak ARM, wolne i szybkie rdzenie
zapowiada sie ok ale (autor: pawel1207 | data: 13/11/18 | godz.: 20:14)
oopuznienia moga zabic to cudo ..przynajmniej na rynku gejmingowym
:D

D O D A J K O M E N T A R Z

Aby dodawać komentarze, należy się wpierw zarejestrować, ewentualnie jeśli posiadasz już swoje konto, należy się zalogować.