CPU Tiger Lake i architektura Willow Cove z AVX-512 i powiększoną pamięcią L3

1. większość? (autor: Qjanusz | data: 18/09/19 | godz.: 09:10)
   "...sprzętowa odporność architektury Willow Cove na większość znanych obecnie luk zabezpieczeń"
   
   mam nadzieje że to tylko niepotwierdzone domysły, a nie pewna informacja.
   
   
2. @1. (autor: pwil2 | data: 18/09/19 | godz.: 09:11)
   Mieliby problem, by utrzymać choć obecną wydajność, łatając wszystkie luki. A wszyscy oczekują wzrostów wydajności, skoro zegar drastycznie spada.
   
   
3. Te nowe generacje tak na prawdę ulepszeń (autor: Mario1978 | data: 18/09/19 | godz.: 12:07)
   obecnej architektury opierają się na monolitach a Intel musi to ciągnąć dalej bo nie ma czym rywalizować.Teraz jest odpowiedź także na to kiedy pojawi się nowa architektura u Intela bo mamy rozpiskę na Golden Cove do 2022roku.Czyli nowa "Arczi" modułowa/czipletowa pojawi się w 2023 roku najwcześniej.
   Zobaczymy czy Intelowi starczy kasy do czasu gdy będzie stanowił konkurencję dla AMD.
   Żadna firma nie przejdzie obojętnie obok produktu , który będzie miał 25MWh a inny o tej samej wydajności około 40MWh jeżeli koszty platformy będą na podobnym poziomie.
   
   
4. @temat. (autor: Mariosti | data: 18/09/19 | godz.: 12:49)
   No spoko AVX-512 fajny jest, ale idąc w stronę jednostek wektorowych i obliczeń które da się sensownie rozbić na wiele rdzeni AVX równie dobrze można skorzystać z GPU, także nie wydaje mi się aby forsowanie rozwoju x86 w tą stronę miało jakiś sens poza tym że my w intelu to zrobimy na zapas i potem nasze hordy programistów napiszą biblioteki korzystające z tego i świat nie będzie mógł się bez tych instrukcji obejść.
   
   Idąc dalej z punktu widzenia dawnej strategii intela to Tiger Lake brzmi jakby robił w jednym cyklu Tik Tok Tik Tok, o i proces, i architektura, i pci-e i gpu nowe.
   
   To dobitnie pokazuje jak bardzo się opierdzielali.
   
   Na koniec... 12MB L3 w zapewne topowym procesorze mainstream który to pojawi się może za 1-2 lata wygląda nieprawdopodobnie nędznie w porównaniu do 64MB w obecnie dostępnym 3900x...
   
   Ciekawe też ile rdzeni będzie miał ten procesor intela, bo jeśli 8 to mu to ipc nie pomoże w wygranej walce z ryzenem zapewne kolejnej generacji i z zapewne nico wyższym taktowaniem.
   
   Jeśli z kolei będzie miał ze 12 rdzeni to już zaczną się uwydatniać wady ringbus'a i intel przestanie mieć przewagę w czasie dostepu do pamięci podręcznej i do ramu, bo każdy dodatkowy rdzeń zwiększa opóźnienie tej magistrali łączącej wszystko.
   
   
5. Mario1978 (autor: pawel1207 | data: 18/09/19 | godz.: 16:19)
   znowu odleciales :intel nie musi : D robic nowej architektory bo amd wyskoczylo z ipc na pozomie w porywach skylaka to czego intelina potrzebuje to dopracowany nizszy proces wiecej rdzeni i nizsze ceny ot caly bajer amd ie walczy wydajnoscia amd walczy stosunkiem ceny do wydajnosci i iloscia rdzeni tak jak kiedyc byla walka na ghz teraz jest na rdzenie fakt ze ma problem z jakoscia ale u intela wcale nie jest lepiej .
   
   
6. @: Mario1978? (autor: Hitman | data: 18/09/19 | godz.: 16:48)
   co to za produkt, którego walory podaję się w mega watto godzinach?
   
   
7. @5. (autor: pwil2 | data: 18/09/19 | godz.: 17:40)
   Tkwisz w AD2017
   
   
8. Mariosti (autor: PCCPU | data: 19/09/19 | godz.: 17:10)
   W układzie Tiger lake na każdy rdzeń Willow Cove przypada 3MB pamięci L3(na rdzeń Zen 2 4MB L3) zamiast 2MB jak w Skylake/Sunny Cove, więc na układ 8 rdzeniowy przypadało by 24MB a na 12 rdzeni 36MB.
   
   Podejżewam że będą to monolity więc nie będzie tak jak Zen 2 który potrzebuje 4MB L3 na rdzeń by zrekompensować obóźnienia między chipletami.
   
   Poza tym to że Zen2 ma 4MB a Willow Cove 3MB L3 nie przesądza w kwestii wydajności.
   
   Osobiście uważam że w desktopach zobaczymy dopiero Golden Cove z wyższym IPC od Willow Cove i 3MB L3 na rdzeń.
   
   
9. Edit (autor: PCCPU | data: 19/09/19 | godz.: 17:14)
   Nawet powyżej 12 rdzeni magistrala pierścieniowa ma niższe opóźnienie niż Infinity Fabric między chipletami.
   
   
10. Edit2 (autor: PCCPU | data: 19/09/19 | godz.: 18:32)
    Ba, w obrębie 8 rdzeni magistrala pierścieniowa ma niższe obóźnienie niż IF między dwoma CCX na jednym cziplecie.
    
    AMD wybrało cziplety nie dla tego że są lepsze a z przyczyn ekonomicznych ponieważ na teraz jest to najlepsze rozwiązanie zwłaszcza że AMD produkuje je w TSMC i z tego względu nie ważne czy to EPYC czy Ryzen do obu lecą te same chiplety. Jedynie mogli rozwiązać inaczej CCX gdzie do domowego PC lepsze było by coś na kształt ring busa.