Proces 7nm+ EUV od TSMC z niezadawalającym uzyskiem

M E N U

» Nowości

» Archiwum

» Recenzje / Testy

» Board

» Rejestracja

Szukaj @ TwojePC

Wtorek 29 października 2019

Proces 7nm+ EUV od TSMC z niezadawalającym uzyskiem Autor: Zbyszek \| źródło: WccFTech \| 06:34	(5)
Niedawno firma TSMC (Taiwan Semiconductor Manufacturing Company) poinformowała, że rozpoczęła już masową produkcję pierwszych układów scalonych w swoim najnowszym procesie litograficznym 7nm+, z wykorzystaniem fototechniki EUV. Tymczasem według najnowszych nieoficjalnych informacji, uzysk, czyli liczba sprawnych układów w stosunku do wszystkich wyprodukowanych, jest obecnie na poziomie niższym od zakładanego i nie przekracza 70 procent. Problemy uzyskiem przy produkcji w procesie 7nm+ (z EUV) miały być powodem, dla jakiego Apple jakiś czas temu zrezygnowało z zastosowania tego procesu dla swoich chipów A13, wybierając dla nich proces N7P, czylu drugą generację "zwykłego" procesu 7nm z fototechniką DUV. Według źródeł, które informują o niezadawalającym uzysku przy produkcji w procesie 7nm+ z EUV, ta sytuacja będzie mieć wpływ na wynik finansowy TSMC, ale nie będzie on duży, ponieważ skala produkcji w procesie N7+ jest obecnie niewielka. Apple A13, stosowany w serii iPhone 11, ma 8,5 miliarda tranzystorów - o 1,5 miliarda więcej aniżeli dotychczasowe układy A12 , a jego wydajne rdzenie (Lightning) pracują z zegarem 2,66 Ghz, w porónaniu do 2,50 GHz w chipach A11.

K O M E N T A R Z E

To jeżeli Huawei w swoim SOC Kirin 990 z 5G (autor: Mario1978 | data: 30/10/19 | godz.: 11:39)
używając tej samej litografii w wersji ulepszonej 7nm Plus *nie mylić z EUV zdołał upakować 10 miliardów tranzystorów na powierzchni około 105mm2 to TSMC robi oszałamiające postępy.
Ostatnio pojawił się komunikat o szybszym wdrożeniu produkcji 5nm EUV o jeden kwartał u tej firmy mimo , że będziemy mieli tu do czynienia z pełnym przejściem.Jeżeli chodzi o gęstość upakowania tranzystorów to będzie to jeszcze większy przyrost na mm2 w przypadku przejścia z 7nm DUV na 5nm EUV jak w przypadku 16nm na 7nm DUV.TSMC ma sposób ma sposób na ostatnie podrygi samej technologii produkcji Finfet.Na chwilę obecną mamy już lepszą technologię jaką będzie Gate All Around a to oznacza nowy etap rozwoju.Jeszcze trochę i przekonamy się jak tranzystory powstałe za pomocą tej technologii będą energooszczędne ale także równie prądożerne ponieważ ten rodzaj przesuwa granice z dołu i z góry.Według wstępnym zapowiedzi tranzystor będzie mógł pracować na 0,5V ale także na 2V a to świadczy co nas czeka.Jeszcze bardziej energooszczędne układy ale także jeszcze wyższe TDP nominalne pewnie z 300W dla Mainstream.
Mario1978 (autor: pawel1207 | data: 30/10/19 | godz.: 13:52)
wysokie upakowanie oznacza niskie zegary .. i tyle w temacie .. wiec wydajnosc paradoksalnie wcale nie musi skoczyc .
2## (autor: Mario1978 | data: 30/10/19 | godz.: 21:00)
Twoje teoria ma sens gdybyśmy mówili o używaniu kombinacji pierwiastków dokładnie w tej samej konfiguracji jak na przykład przy produkcji układów w litografiach starszych - mniej gęstych.
Nie wziąłeś pod uwagę jak szybko teraz rozwój postępuje i co wiedzą takie firmy jak Intel , TSMC czy Samsung nie mówiąc o tym.
Zresztą wystarczy poczekać na GPU generacji Ampere od Nvidia by pokazać jak bardzo się myliłeś w kwestii niższej wydajności układu mającego więcej tranzystorów na mm2.
Turing i Ampere do będzie świetne porównanie chociaż w takim przypadku nie warto kopać leżącego bo istotna jest różnica miedzy procesami produkcji.Przejście Nvidia na 12nm z 16nm to głównie ulepszenia samej architektury a tutaj jeżeli znów Nvidia dokona ulepszeń architektury to samo przejście na 7nm EUV wywoła większe WOW.
@3 pawel1207 Napisal dobrze ale ty nie zrozumiales... (autor: gantrithor | data: 31/10/19 | godz.: 21:26)
TSMC stosuje rozne biblioteki tranzystorow dla swoich klientow w tym samym procesie technologicznym , luzno ulozone tranzystory posiadaja 5-7 finow i zajmuja wieksza powierzchnie na mm/2 ale tez pozwalaja na uzyskanie wyzszych napiec i dzieki temu wyzszych zegarow z kolei 2-3 finow pozwalaja gesciej upchnac tranzystory na mm/2 co daje mniejszy uklad ale tez nizsze napiecia co znowu daje nizsze zuzycie energi i nizsze zegary.
Wysoko wydajne tranzystory storuje sie w najwydajniejszych procesorach i gpu a nisko wydajne w urzadzeniach mobilnych.
Ciekawe (autor: pwil2 | data: 7/11/19 | godz.: 13:55)
Ciekawe jak dużych układów to dotyczy. Czy chiplet z Ryzenów miałby uzysk poniżej, czy powyżej średniej.

D O D A J K O M E N T A R Z

Aby dodawać komentarze, należy się wpierw zarejestrować, ewentualnie jeśli posiadasz już swoje konto, należy się zalogować.