Intel obecnie czyni finalne prace nad swoimi procesorami Core 11 generacji (Rocket Lake-S, 14nm), które trafią do sprzedaży prawdopodobnie końcem 1 kwartału przyszłego roku. Następnymi po nich CPU dla komputerów stacjonarnych będą chipy o nazwie kodowej Alder Lake-S, wytwarzane w litografii 10nm SuperFin i cechujące się architekturą hybrydową. Jednostki otrzymają 8 wydajnych rdzeni Golden Cove i 8 energooszczędnych rdzeni wywodzących się z serii Tremont. Cechą tych CPU będzie też nowa podstawka LGA 1700 oraz prawdopodobnie obsługa pamięci DDR5.
W sieci właśnie pojawiło się pierwsze zdjęcie, porównujące wygląd procesora Alder Lake-S do obecnego Comet Lake-S z 10 generacji. Jak widać, na niewiele większej powierzchni Intel umieścił znacznie więcej punktów styku z gniazdem LGA, a poszczególne z nich są mniejsze i ułożone w mniejszych odstępach, aniżeli styki w dotychczasowych gniazdach LGA 115x i LGA 1200. Premiera CPU Alder Lake-S spodziewana jest najwcześniej pod koniec 2021 roku.
K O M E N T A R Z E
Założenia Alder Lake-S są bardzo nietypowe (autor: Qjanusz | data: 16/10/20 | godz.: 10:24) i dzięki temu Intel może wyjść całkiem nieźle na odmiennym niż dotychczas podejściu.
@3. (autor: Mariosti | data: 16/10/20 | godz.: 16:53) Wg mnie sugeruje to słabość mocnych rdzeni w kwestii oszczędzania energii.
Niemniej jednak jeśli dzięki temu faktycznie uzyskali jakiś nieprawdopodobny IPC to zapewne warto, i to pewnie nie tylko w laptopach ale też i w pc'tach jak reszta podzespołów zacznie też być poważnie energooszczędna.
Niemniej jednak będzie to kolejna zmienna która będzie musiała być obsłużona przez system operacyjny aby miała sens (lekkie rdzenie jak mniema nie będą miały tego samego zestawu instrukcji co pełne rdzenie, także zapewne system operacyjny będzie musiał analizować odpalane binarki pod kątem potencjalnie używanych instrukcji procesora, aby móc ocenić czy konkretny program można przerzucić na energooszczędny rdzeń, bądź nadać mu odpowiedni priorytet do pełnych rdzeni, bo zapewne każdy program zyska na wydajności przy wykonaniu na pełnym rdzeniu i teoretycznie prawie każdy powinien dać się też uruchomić na energooszczędnym rdzeniu ale z użyciem ewentualnych innych ścieżek wykonawczych bez bardziej zaawansowanych instrukcji.
Ogólnie rzecz biorąc, jeśli będzie to zrobione na tip top w systemie operacyjnym, plus np microsoft zbuduje bazę danych o znanych binarkach z danymi profilerowymi na ich temat, to może to faktycznie dać nową jakość w kwestii energooszczędności, niemniej jednak jak widać z tego co piszę to wydaje się że większość wysiłku leży nie po stronie intela aby to działało na prawdę dobrze i finezyjnie.
Podejście czysto hardware'owe skończy się zapewne bardzo nieprzewidywalną wydajnością a nawet regularnymi crashami aplikacji przerzucanych między niewłaściwymi rdzeniami.
@4. (autor: pwil2 | data: 16/10/20 | godz.: 17:56) Lekkie rdzenie praktycznie zawsze mają te same obsługiwane polecenia, co najwyżej dużo mniej wydajnie. Bardziej obstawiam, że po prostu duże rdzenie nadal w 14nm tak bardzo urosły, że co najwyżej starczyło miejsca na mikrusy Atomowe. A bez 16 rdzeni w 2021 to tak kiepsko będzie je sprzedać.
ciekawe jak to wyjdzie (autor: Shark20 | data: 16/10/20 | godz.: 23:39) 8 rdzeni z +15-20% IPC względem Willow Cove / ZEN3
i do tego 8 rdzeni o IPC zbliżonym do ~Skylake, ew. do Broadwella - Tremont ma IPC IvyBridge, więc jego następca wystarczy że będzie miał +18-20% IPC i zaoferuje IPC Skylake, w gorszym przypadku 13-14% IPC da poziom Broadwella
Temat (autor: PCCPU | data: 17/10/20 | godz.: 01:46) Z tego co mi wiadomo x86 Gracemont będzie miał zgodność z instrukcjami z x86 GoldenCove tyle że będzie to tylko zgodność z mniejszą wydajnością. Alderlake będzie miał implementacje sprzętowego schedulera który będzie rozdzielał zadania między poszczególne rdzenie x86.
WillowCove praktycznie nie przynosi wzrostu IPC o czym Intel wspomina. Przy projektowaniu WillowCove mieli do wyboru dwa wyjścia IPC lub wysokie taktowanie - wybrali to drugie.
SunnyCove(L1D 48KB, L2 512KB i L3 2MB) ma tego samego typu podstem cache co Skylake(L1D 32KB, L2 256KB i L3 2MB) czyli inclusive - kopia danych L1 jest w L2 a L2 w L3 a jest to lepsze dla wątków zależnych od siebie(w tym gier).
WillowCove(L1D 48KB, L2 1.25MB i L3 3MB) to generalnie SunnyCove z drobnymi poprawkami i zupełnie przeprojektowanym podsystemem cache typu non-inclusive w którym nie ma kopi L1 w L2 ani L2 w L3 tak samo jak w Skylake-X i Zen, Zen2 i Zen3 co sprzyja wątkom niezależnym od siebie.
Z Anandtech wynika że WillowCove dosłownie w paru testach wyprzedza SunnyCove w IPC do 10% co określili jako wyjątek od regóły ponieważ we wszystkich innych testach IPC jest na podobnym poziomie a nawet niższe do -14%. Sytuacja z WillowCove jest identyczna jak z Skylake-X. Według wstępnych przecieków GoldenCove dziedziczy podystem cache non-inclusive z taką samą ilością cache jak w WillowCove. Moim zdaniem by nadrobić w zadaniach w których SunnyCove spisuje się lepiej GoldenCove muszą bardzo mocno rozbudować i to mimo 10nm Extendet SuperFIN rdzenie będą złożone dużej ilości tranzystorów i zajmować sporą powierzchnię - tak przypuszczam.
Jest pewne że RocketLake na rdzeniach CypressCove dziedziczy podsystem cache inclusive po SunnyCove. Nie jest jasne tylko jakie zmiany poczynili wzglęm SunnyCove bo ilość cache jest identyczna. Całkiem możliwe że CypressCove jest bardziej rozbudowany niż SunnyCove co jest tylko moją hipotezą. CypressCove dzięki podsystemowi cache Inclusive przynajmniej pod kątem gier może być na równi z Zen3 lub nawet wydajniejszy. Czas pokaże.
D O D A J K O M E N T A R Z
Aby dodawać komentarze, należy się wpierw zarejestrować, ewentualnie jeśli posiadasz już swoje konto, należy się zalogować.
