Rdzenie ZEN 4 i ZEN 4c mogą być łączone razem w jednym CCX

1. jakby to miało działać? (autor: GULIwer | data: 13/09/23 | godz.: 22:09)
   różnica będzie w taktowaniu zakładam? ale czy windows sobie poradzi? Jeśli już w Ryzenach x9xx moduł z X3D i ten bez czasem sprawia problem to jak to poprawnie rozłoży pracę wewnątrz CCX. Taki Cinebench w trybie single core skacze po rdzeniach co i raz jakby wpadł na Xc to wydajność spada niepotrzebnie.
   
   
2. @1. (autor: Kenjiro | data: 14/09/23 | godz.: 09:36)
   Wszystko zależy od schedulera systemu. Windows jak widać średnio sobie radzi z doborem używanych rdzeni i rzuca wątkiem na prawo i lewo. Z tego powodu Intel ma wbudowany Thread Director, który zastępuje działanie schedulera Windows na dopasowane do procesora.
   AMD liczy na to, że scheduler zachowa się sensownie, jeśli nie, to warto by to zgłaszać do AMD, które współpracuje z MS w zakresie zmian schedulera.
   
   
3. @all (autor: ekspert_IT | data: 14/09/23 | godz.: 15:52)
   MS też czasem reaguje ze znacznym opóźnieniem. Bulldozer był z października 2011 a prawidłowy patch MS pojawił się w styczniu 2012 (poprawa patcha z grudnia 2011)...
   
   
4. tylko zen4 i zen4c (autor: Zbyszek.J | data: 14/09/23 | godz.: 16:26)
   to są takie same rdzenie, ten sam IPC i taka sama lista rozkazów. Dla systemu operacyjnego to to samo.
   
   ZEN 4c ma tylko gęściej poukładane obwody przez co uzyskuje trochę niższe częstotliwości taktowania, oraz AVX-512 obsługuje w dwóch cyklach zegara zamiast w 1 cyklu.
   
   
5. @Kenjiro (autor: rainy | data: 14/09/23 | godz.: 17:10)
   Nie wiem, dlaczego niektórzy nie rozumieją, iż AMD w odróżnieniu od Intela nie używa architektury hybrydowej.
   
   Tak jak napisał Zbyszek, rdzenie Zen 4c mają identyczne IPC i zestaw obsługiwanych instrukcji/rozszerzeń jak Zen 4, różnica polega na znacząco wyższej gęstości upakowania kosztem niższego zegara i mniejszej ilości pamięci podręcznej (L3).
   
   Dlatego Bergamo oferuje 128 rdzeni, gdy Genoa maksymalnie 96 rdzeni.
   
   
6. @5. (autor: Kenjiro | data: 14/09/23 | godz.: 18:36)
   IPC to nie teoretyczna możliwość realizacji instrukcji, ale realna, a na tę ma wpływ choćby rozmiar cache. Jeśli IPC przy cache o wielkości X będzie 100, a zmniejszenie cache zmniejszy dostępność odczytów z pamięci o np. 2%, to realne IPC też się zmniejszy o ileś pomiędzy 0 i 2%.
   
   A nawet różnice w taktowaniu wymagają zmian w schedulerze systemu, bo inaczej ten będzie rozrzucać mocno obciążające wątki na niżej taktowane rdzenie, zamiast pchać je najpierw na te o wyższym taktowaniu.
   
   
7. Kenjiro (autor: Markizy | data: 14/09/23 | godz.: 20:02)
   a jak dzisiaj działają rdzenie turbo? Przecież nie wszystkie rdzenie na raz mają takie samo taktowanie, teraz tylko dysproporcje będą większe.
   
   
8. @Kenjiro (autor: rainy | data: 14/09/23 | godz.: 21:53)
   Zgoda, nie powinienem był pisać identyczne tylko zbliżone IPC, zakładając rzecz jasna, porównanie przy takim samym zegarze.
   
   
9. @07 (autor: GULIwer | data: 15/09/23 | godz.: 11:48)
   a czy nie jest tak, żę watek skacze po rdzeniach gdzie są odpowiednie warunki (odpowiednio chłodno, pewnie też jakiś warunek dotyczący napięcia) Póki rdzenie takie same nie ma problemu a jak będzie 4 i 4c i wątek wpadnie na 4c który będzie wolniejszy ale i chłodniejszy to wątek może niepotrzebnie się tam zablokować bo nie rozgrzeje rdzenia do tego stopnia, żeby go przerzucili gdzie indziej a na pewno nie szybko
   
   
10. @9. (autor: pwil2 | data: 15/09/23 | godz.: 18:02)
    Wątek chodzi na rdzeniu/wątku procesora przez cały przydzielony mu kwant czasu, po czym scheduler sprawdza kolejkę innych procesów i przydziela kwant czasu kolejnemu procesowi. Jak jest więcej zasobów, niż aktywnych procesów, to wątek może pozostawać dłużęj na rdzeniu/wątku procesora.
    
    
11. c.d. (autor: pwil2 | data: 15/09/23 | godz.: 18:02)
    Przydział jest w tego co jest dostępne i jakie ma taktowanie.
    
    
12. 6... (autor: Mario1978 | data: 17/09/23 | godz.: 14:38)
    To nie jest do końca tak jak piszesz i może nawet 50% sukcesu nie zapewnić. To jest tak jak ze sportowcem. Daj temu samemu sportowcowi przebiec 60m i 100m. Prosty przykład pozwoli ci zgadnąć, w którym przypadku będzie szybszy. To samo jest z miniaturyzacją. Krótsze ścieżki to szybszy czas dostępu i samo to podnosi IPC. Szybkość komunikacji w układach krzemowych jest ograniczona samym materiałem i sposobem komunikacji. Krzem musi zostać porzucony bo jest zbyt ograniczony. Jednak temat dotyczy Zen4 i Zen4c. AMD powinno porzucić Zen4 na rzecz Zen4c ze względu na korzyści jakie przynosi Zen4c no ale cóż, chcą zarobić na podstawowym Zen4 jeszcze trochę.
    
    
13. @12. (autor: Mariosti | data: 18/09/23 | godz.: 11:55)
    Amd nie żyje w próżni i ma konkurencję, dlatego Zen4 jest konieczny w sytuacji w której intel ma teraz w ofercie tak bardzo rozbudowane rdzenie.
    
    Ten cache nie tylko zwiększa nieco ipc, ale na pewno zdecydowanie zwiększa wydajność SMT, co jest bardzo istotne na wielu rynkach i w wielu zastosowaniach (jak chociażby wirtualizacja z overcommitmentem).
    
    
14. @12. (autor: pwil2 | data: 19/09/23 | godz.: 18:56)
    Ograniczeniem jest prędkość światła, a właściwie prędkość poruszania się ładunku elektrycznego bliska tej prędkości. W przypadku układów pracujących z zegarami w okolicach 6GHz ma to znaczenie, bo w czasie jednego taktu impuls przepłynie ~0.05m, czyli ~5cm.
    
    
15. ... (autor: power | data: 23/09/23 | godz.: 01:23)
    @1 Nie martw sie na zapas, Windows sobie poradzi.
    Ze wzgledu na male roznice w budowie rdzeni, one powinny byc
    mniej problematyczne niz hybrydowe rdzenie intela.
    
    @12 I znowu jest belkot o ograniczeniu. :)
    Wez powiedz czym zastapisz krzem?
    Co masz w tej chwili lepszego od krzemu i co jest juz gotowe do masowej produkcji?
    
    @14 Predkosc swiatla, to nie jest taki duzy problem, bo ona jest bardzo duza okolo 300 000 km/s.
    Predkosc uporzadkowanego ruchu elektronow w metalach to jest okolo 0,15 mm/s.
    Obecnie bardzo duzym ograniczeniem w budowie procesorow jest rezystancja i wynikajaca z niej temperatura.
    Gdyby znalezc materialy o nizszej rezystancji, ktore mniej sie grzeja, to wtedy mozna byloby budowac wieksze procesory lub z wieksza iloscia warstw.