ZEN 6 podwoi liczbę rdzeni w chipletach CCD

1. ZEN 6 (autor: Conan Barbarian | data: 23/05/24 | godz.: 16:57)
   Dobranoc Intel?
   
   
   
2. 256 rdzeni (autor: Promilus | data: 23/05/24 | godz.: 18:57)
   To teraz pytanie czy proporcjonalnie wzrośnie wydajność interfejsu pamięci i IF między CCD, bo jeśli nie to przy tej ilości rdzenie się zadławią (czyt, będzie ujemna skalowalność wydajności).
   
   
3. @2. (autor: Mariosti | data: 24/05/24 | godz.: 16:18)
   Zapewne IF przejdzie na PCI-E 6.0 na poziomie fizycznym przy okazji i nie będzie problemu.
   
   
4. @2. (autor: pwil2 | data: 26/05/24 | godz.: 23:46)
   Dołoży się więcej cache, a poza tym będzie większy zysk ze stosowania HT (inny wątek z pełną prędkością, gdy pierwszy czeka na dane).
   
   
5. @pwil2 (autor: Promilus | data: 27/05/24 | godz.: 06:05)
   Więcej cache nie rozwiązuje problemu tylko tuszuje trupa. Im większa skala problemu tudzież im więcej wątków pracuje na niezależnych danych tym częściej, gęściej trzeba się odwoływać do RAM. Nie bez powodu platformy >16 rdzeniowe miały więcej kanałów pamięci niż desktopowe. Nowe CCD pozwoliłyby wejść w ten obszar przy 2 kanałach. To się zwyczajnie nie spina. MUSI być proporcjonalnie wydajniejsza pamięć. Cache to cache, pamięć PODRĘCZNA. Ile by tam AMD nie chciało włożyć (jakże kosztownego SRAM) to i tak najpierw trzeba to zassać z RAM. I git jeśli wszystko co chcemy przetworzyć zmieści się w cache, ale w problemach gdzie trzeba 32 rdzenie lub więcej może takie sytuacje policzyć na palcach bezręki drwal inwalida...
   
   
6. @Promilus (autor: piszczyk | data: 28/05/24 | godz.: 00:34)
   Słuchaj, musisz jak najszybciej napisać do inżynierów AMD i o wszystkim im powiedzieć, albo nawet zadzwoń żeby nie tracić czasu - żeby wiedzieli, w jakie tarapaty się ładują! Tuszowanie trupa zadławi rdzenie i wydajność IF między CCD i nowe Zeny będą padać jak muchy, im więcej rdzeni tym będą wolniejsze! To zwyczajnie nie ma szans się spiąć, MUSI być wydajniejsza pamięć, inaczej drwal bezręki inwalida w cache PODRĘCZNYM się nie zmieści i 32 rdzenie nic nie policzą! Jeszcze NIE JEST za późno, pisz, dzwoń, JEDŹ do nich, poszukałem i tak wygląda budynek, w którym właśnie decydują o tych rdzeniach i pamięci: https://hexus.net/...f9-44fa-9807-9820d45602c4.jpg
   na pewno poznasz po tych oknach! I zobacz, ilu ludzi uratujesz przed upadkiem firmy: https://hexus.net/...e3-40fb-bb45-f4addcc2fab8.jpg i ich rodziny, dzieci, wnuczki i prawnuczki!!!!
   Daj znać jak poszło.
   
   
7. @piszczyk (autor: Promilus | data: 28/05/24 | godz.: 05:26)
   Może najpierw poczekaj aż pokażą procesor i jak sobie z tym problemem poradzili, bo że jest to problem to każdy kto ma trochę wiedzy w temacie to wie. A czemu z góry zakładasz, że sobie ze wszystkim poradzili? Niestety każdy producent miał produkt, który mimo buńczucznych zapowiedzi okazał się mieć jakieś ale... skąd ta niezachwiana wiara w AMD?
   
   
8. @Promilus (autor: rainy | data: 28/05/24 | godz.: 18:08)
   W pewnym sensie, ta sytuacja już ma miejsce: Threadripper 7980X ma 64 rdzenie i tylko 4-kanałowy kontroler pamięci, więc w niektórych programach przepustowość pamięci może okazać się niewystarczająca, aby nakarmić wszystkie rdzenie.
   
   
9. @rainy (autor: Promilus | data: 28/05/24 | godz.: 23:52)
   Ta sytuacja JUŻ MA miejsce, 128 rdzeni Zen4c nie skaluje się tak dobrze jak AMD zakładało. Dołożenie L3 niewiele zmieni (raczej zmieni 4c w 4 więc no sorry, ale nie o to biega). Co za tym idzie każdy kto ma trochę szarych komórek w mózgu rozumie jak bardzo wrażliwy jest i będzie taki układ na wydajność podsystemu pamięci (zarówno cache jak i pamięci operacyjnej). AMD do tej pory nie pokazało jak chce istniejące problemy rozwiązać, ja nie zakładam mega naiwnie, że wszystko rozwiążą, raczej będą starać się podkradać ciągle rynek serwerowy od Intela (który też zresztą inwestuje w chiplety, tylko ciut inaczej), Ostatecznie dopiero zobaczymy jak to AMD ogarnęło, na ten moment zakładanie, że AMD wszystkie problemy rozwiązało jest nie tyle naiwne co bezsensownie głupie.
   
   
10. Promilus (autor: Markizy | data: 29/05/24 | godz.: 13:14)
    na początek mogą zwiększyć oficjalne taktowanie pamięci z 4800 na 6000, to już samo daje 25% większą przepustowość. Natomiast dla przypomnienia układy AMD z rodziny Bergamo oraz Genoa mają 12 kanałowy kontroler pamięci. Wiec nie oczekiwałbym że to tutaj jest problem. Bardziej stawiam że problem jest z zarządzaniem większą ilością rdzeni niż 64, ponieważ długo takich układów nie było na rynku. Ważnym problem jest to coraz większe opóźnienia jeśli trzeba sięgać do dalszych CCX
    https://www.anandtech.com/...0x-and-7970x-review/4
    Jeśli rdzenie mają ze sobą współpracować to trzeba tej kwestii trochę czasu poświęcić.
    
    
11. @Markizy (autor: rainy | data: 29/05/24 | godz.: 13:40)
    12-kanałowy kontroler pamięci w przypadku Genoa/Bergamo jest najprawdopodobniej wystarczający, ale przypominam Ci, iż Turin będzie miał 128/192 rdzenie, zaś Venice (Zen 6) 192/256 rdzeni czyli 2x ile obecna generacja.
    Więc z całą pewnościa odpowiednia przepustowość pamięci będzie wyzwaniem dla AMD.