|
TwojePC.pl © 2001 - 2026
|
 |
Poniedziałek 25 maja 2026 |
 |
| |
|
Huawei uważa, że nowe litografie są niepotrzebne i prezentuje prawo Tau
Autor: Wedelek | źródło: Guru3D | 06:31 |
(2) |  Podczas konferencji IEEE ISCAS 2026 Huawei podzielił się ze światem swoją nową metodologią projektowania układów scalonych, nazwaną „Tau Scaling Law". Strategia zakłada osiągnięcie do 2031 roku wydajności i gęstości tranzystorów porównywalnej z procesem klasy 1,4 nm ale bez polegania na konwencjonalnej miniaturyzacji tranzystorów. Zamiast tego Huawei skupia się na redukcji opóźnień propagacji sygnałów w całym systemie półprzewodnikowym i na ogólnie pojętej optymalizacji.
Sam producent opisuje swoją koncepcję formułą t = R × C, gdzie t to stała czasowa propagacji sygnału, R to rezystancja połączeń, a C to tzw. pojemność pasożytnicza (jest to niezamierzony efekt kondensatorowy, który występuje między dwoma przewodnikami).
Według słów szefowej działu półprzewodników w Huawei, Pani He Tingbo, tradycyjne skalowanie geometryczne wiąże się z rosnącą złożonością produkcji, wyciekami energii i astronomicznymi kosztami wdrożenia litografii High-NA EUV, podczas gdy ich podejście omija te problemy i jest tańsze. Oczywiście Pani prelegentka zapominała dodać, że Huawei ma ograniczony dostęp do nowych procesów litograficznych z powodu amerykańskich restrykcji eksportowych, więc prawo Tau zostało opracowane niejako z konieczności.
Tak czy siak sama strategia podzielona jest na cztery poziomy optymalizacji. Pierwszy występuje na poziomie komponentów, gdzie redukuje się rezystancję i pojemność tranzystorów. Drugi jest na poziomie układu gdzie wprowadza się technikę „Logic Folding" skracającą ścieżki sygnałów, trzeci to poziom procesora gdzie stosuje się współprojektowanie sprzętu i oprogramowania w celu poprawy równoległości obliczeń. Ostatni występuje na poziomie infrastruktury i bazuje na tzw. „Unified Bus" czyli wspólnej szynie pamięci, która odpowiada za opóźnienia komunikacji między węzłami obliczeniowymi.
Huawei twierdzi, że przez ostatnie sześć lat wyprodukował w swojej fabryce aż 381 różnych chipów opartych na zasadach Tau Scaling. Mowa nie o próbkach testowych a o układach wdrożonych w smartfonach i systemach AI. Firma odgraża się też, że ich nowy procesor Kirin zapowiedziany na drugą połowie roku ma jako pierwszy w pełni implementować technologię Logic Folding.
Ma to spowodować wzrost gęstości tranzystorów o 53,5% (do ok. 238 mln/mm²) i poprawę efektywności energetycznej o 40% przy taktowaniu około 3,1 GHz.
Firma jest tak dumna ze swojej metody, ze określa ją „ekwiwalentem 1,4 nm", podkreślając przy tym, że stwierdzenie to odnosi się do charakterystyki wydajnościowej i gęstości, a nie do fizycznych wymiarów litograficznych. |
| |
|
|
|
|
|
 |
 |
|
|
|
K O M E N T A R Z E |
 |
| |
|
- @temat (autor: Mariosti | data: 26/05/26 | godz.: 15:38)
1. Definitywnie można takie techniki projektowania stosować też i w najnowszych procesach produkcji.
2. 270K Plus ma 17,8 miliarda tranzystorów 8 rdzeni P i 16 rdzeni E - teoretycznie taki budżet tranzystorów wystarczyłby na 5400 rdzeni P1 ;] Ja wiem że nie wszystko się skaluje liniowo itd, ale jednak strasznie się te rdzenie rozrosły.
- potrzeba matką wynalazków (autor: GULIwer | data: 26/05/26 | godz.: 17:11)
czekamy na obiektywne testy Kirina
|
|
|
|
|
|
|
|
|
D O D A J K O M E N T A R Z |
|
| |
|
Aby dodawać komentarze, należy się wpierw zarejestrować, ewentualnie jeśli posiadasz już swoje konto, należy się zalogować.
|
|
|
|
|
|
|
|
|
|
