Organizacja PCI Special Interest Group (PCI-SIG) ogłosiła właśnie rozpoczęcie prac oraz podała planowaną specyfikację magistrali PCI-Express szóstej generacji, czyli PCI-Express 6.0. Nowa wersja magistrali ma zaoferować dwukrotnie większą przepustowość aniżeli PCI-Express 5.0, i czterokrotnie większą niż PCI-Express 4.0. Dzięki temu złącze x16 będzie zapewniać przepustowość aż 256 GB/s, a złącze x4 wykorzystywane przez nośniki SSD - aż 64 GB/s. Aby uzyskać podwojenie przepustowość względem opracowanego niedawno standardu PCI-Express 5.0, grupa PCI-SIG ma skupić się na rozwoju technik modulacji, próbkowania i analizy sygnałów.
PCI-Express 6.0 według zapowiedzi ma wykorzystywać nową 4-poziomową modulację amplitudową PAM-4 (Pulse Amplitude Modulation) oraz nowy system korekcji błędów Forward Error Correction (FEC) o znacznie zmniejszonych opóźnieniach. Jednocześnie magistrala będzie wstecznie kompatybilna ze starszymi wersjami - w przypadku wykrycia urządzenia zgodnego ze starszą wersją PCIe magistrala przełączy dla niego tryb pracy na zgody z właściwą starszą wersji PCIe.
Według PCI-SIG prace projektowe prowadzące do opracowania finalnej specyfikacji PCI-Express 6.0 powinny zostać poprowadzone równie szybko, jak w przypadku magistrali PCI-Express 5.0, której specyfikację ogłoszono już w zaledwie dwa lata po PCI-Express 4.0.
K O M E N T A R Z E
Czyli (autor: Kosiarz | data: 19/06/19 | godz.: 14:06) 4.0 byla od 2 lat gotowa i dopiero AMD teraz sie zdecydowalo ja pchnac u siebie? 0o
@1. (autor: Mariosti | data: 19/06/19 | godz.: 14:47) To jest kwestia bardziej złożona.
1. Zaprojektowanie nowego kontrolera pci-e do procesora to zapewne nie mniej niż rok.
2. Intel nie miał zamiaru dawać wsparcia dla pci-e 4.0 z tego samego powodu z którego w mainstream cpu udostępnia tylko 16 linii pci-e 3.0, czyli po to aby ktoś chciał kupić ich HEDT.
3. AMD w Ryzenie oparło całą komunikację między ccx'ami, wbudowanymi kontrolerami, chipsetem o praktycznie standardowe PCI-Express pod nazwą Infinity Fabric, to oznacza że implementacje nowych wersji PCI-E są dla AMD bardzo dobrym sposobem na zwyczajne zwiększenie wydajności swoich procesorów. Przy okazji 20 linii pci-e 4.0 które oferuje najnowszy ryzen 3000 daje prawie taką samą przepustowość co najdroższe procesory HEDT intela z 44 liniami pci-e 3.0
W połączeniu z 16 rdzeniami intel HEDT w tej chwili realnie konkuruje już z mainstreamem od AMD.
Spodziewam się że AMD będzie wprowadzało kolejne wersje PCI-Express tak szybko jak będzie to możliwe wraz z kolejnymi iteracjami architektury Zen. Będzie to zwyczajnie zwiększało wydajność ich procesorów.
Intel tymczasem ma osobny autorski interfejs do komunikacji pomiędzy procesorem i wbudowanymi kontrolerami (QPI), oraz osobny autorski interfejs do komunikacji między procesorem i chipsetem (DMI).
I przede wszystkim Intel ma konkretne absurdalne zyski do zaraportowania przy złodziejsko wysokiej marży. Tego nie da się uzyskać bez maksymalizacji sprzedaży absurdalnie drogich procesorów i chipsetów (intel HEDT).
Dodatkowo w przypadku intela wprowadzenie nowej wersji pci-e w ogóle nie wpływa na wydajność procesora, co wynika z wspomnianych powyżej faktów, także poza pokazaniem na prezentacji że "mamy to", wiele z tego nie wynika dla przeciętnego użytkownika, podczas gdy u amd każdy użytkownik zyskuje na tym fakcie.
Także ten, RIP Intel.
@3. (autor: Kosiarz | data: 19/06/19 | godz.: 16:17) Thx za info :) tylko jedna rzecz nie do konca mi pasuje.
Super szybkie SSD nie leza w sferze zainteresowan Intela?
Rip blue
Hello red
Mariosti (autor: PCCPU | data: 19/06/19 | godz.: 21:59) Przecież QPI i DMI to implementacja PCI-Ex.
w przypadku AMD, zmiana PCIe to implementacja nowego standardu (autor: Qjanusz | data: 20/06/19 | godz.: 00:54) w chiplet I/O, który póki co, wytwarzany jest w ogarniętym procesie w Globalu.
W przypadku Intela, projekt zmian dotknie cały kawał krzemu CPU. Tutaj już trudniej o zmiany.
#2 i #3 - nie wiem co Wam Intel musiał zrobić, ale to musiało bardzo boleć.
Ogłoszenie PCIe 6.0 to obowiązek (autor: Mario1978 | data: 20/06/19 | godz.: 23:19) jaki powinien zostać spełniony już dwa lata temu.Nikt nie zdawał sobie sprawy jak ważne to będzie w przyszłości.Ewidentnie za późno zwłaszcza , że przyszły rok to zweryfikuje.
Nie dziwię się AMD brania udziału w spieraniu rozwoju innego standardu jakim jest Gen-Z.
Obecnie mamy jednego króla slajdów jakim jest Intel a co będzie po premierze Zen 2 na rynek konsumenta już wiele osób się domyśla.
Infiniti Fabric co najwyżej wykorzystuje te same linie sygnałowe, by zwiększać elastyczność, ale protokół może być dowolny, optymalny dla zastosowań.
c.d. (autor: pwil2 | data: 22/06/19 | godz.: 10:49) Dowolny w sensie inny względem PCIE.
IFIS pozwala dodatkowo na multipleksowanie PCIE/SATA.
Samsung przygotowuje swoje 7nm EUV (autor: Mario1978 | data: 23/06/19 | godz.: 11:15) do produkcji pamięci DDR5 i HBM3 a może i nawet GDDR6x.Jeżeli obecny chipset od AMD ze wsparciem w PCIe 4.0 w 14nm podnosi TDP to PCIe 5.0 w tej samej litografii pewnie będzie miał wzrost TDP o 200%.Intel chcąc korzystać z PCIe 5.0 będzie musiał używać swojej litografii 10nm a przecież na wszystko potrzeba miejsca.Szkoda , że wiadomości takie jak ilość linii produkcyjnych nie trafia do publiki bo nie zdziwi mnie jak Intelowskie 10nm stanowi 5% ilości stanowisk produkcyjnych w porównaniu z 14nm.
AMD już się do Samsunga uśmiechnęło i teraz tylko kraj , z którego pochodzi ta firma może być powodem przyszłych problemów tej firmy bo ostatnie sankcje procentowo zabierają tej firmie sporo kasy.
No a 7nm EUV od Samsunga będzie używane bardzo długo dlatego firma ma takie parcie na jak najlepsze dopracowanie tej litografii.Teraz patrzymy na przepustowości 1TB/s dla kart graficznych a w przyszłym roku pojawią się pierwsze układy z przepustowości 2TB/s.To jest oszałamiający postęp a nie o marne 100-200GB/s przepustowości więcej.
D O D A J K O M E N T A R Z
Aby dodawać komentarze, należy się wpierw zarejestrować, ewentualnie jeśli posiadasz już swoje konto, należy się zalogować.
