AMD szykuje procesory Milan-X z warstowymi chipletami
Autor: Zbyszek | źródło: TechPowerUp | 16:12
(5)
AMD obecnie oferuje procesory serwerowe EPYC 3. generacji, (nazwa kodowa Genoa). Mają one do 64 rdzeni z architekturą ZEN 3, w postaci do 8 chipletów wytwarzanych w litografii 7nm, które są umieszczone wokół 12nm rdzenia iOD, który łączy chiplety pomiędzy sobą i zawiera kontrolery magistral I/O. Inżynierowie AMD pracują nad kolejną generacją procesorów EPYC, która otrzymała nazwę kodową Milan. Będą to procesory wykorzystujące rdzenie z architekturą ZEN 4, wytwarzane w litografii 5nm. Według przecieków, CPU EPYC Milan mają posiadać do 96 takich rdzeni.
Tymczasem najnowsze informacje wskazują, że AMD może nie poprzestać na tym, i równolegle opracowuje też procesory Milan-X. Wykorzystają one również 5nm chiplety z architekturą ZEN4, i dodatkowo opracowywane wspólnie z TSMC rozwiązania polegające na umieszczaniu rdzeni krzemowych na sobie jeden nad drugim. Informacje te potwierdził David Schor, który przyznał, że Milan-X skorzysta z nowych technik łączenia ze sobą rdzeni krzemowych.
Aktualnie budowę warstwową wykazują np. stosowane od kilku lat pamięci HBM i HBM2, ale wciąż trudnością jest układanie na kolejnych warstwach układów scalonych różnego typu, np. pamięci bezpośrednio nad warstwą z rdzeniami CPU. Duży postęp w tym zakresie poczynił Intel ze swoją techniką Foveros, która jest już dostępna w procesorach Lakefield, czyli Core i5-L16G7 i Core i3-L13G4.
TSMC od jakiegoś czasu w swoich laboratoriach również pracuje nad rozwojem rozwiązań typu three-dimensional integrated circuit (3D IC) pozwalających łączyć ze sobą różne układy scalone na kolejnych warstwach.
Na ten moment nie wiadomo jeszcze, jakie rdzenie w EPYC Milan-X mają być ze sobą łączone w sposób warstwowy.
K O M E N T A R Z E
@temat. (autor: Mariosti | data: 26/05/21 | godz.: 12:19) W sumie jakby zrobili chiplety 2-warstwowe, to względnie małym wysiłkiem i kosztem mogliby stworzyć troszkę niżej taktowane (z uwagi na ciepło, zużycie energii i wydajność cache i interconnectów) EPYC'i mające 128 albo 192 rdzenie, czyli nawet do 384 wątków.
To jest realny postęp na rynku serwerowym, aktualnie w rozsądnej cenie u intela można złożyć serwery składające się z 2x14rdzeniowe cpu, czyli aż 14 serwerów potrzeba aby mieć tyle samo rdzeni co dwuprocesorowy epyc ze 192 rdzeniami per cpu. A jakby możliwe było uzyskanie takiej gęstości jak aktualnie supermicro udostępnia dla epyc'ów, czyli takie mini chassis na 4x 2procesorowe serwery w 4U, to w standardowy rack 42U, po odliczeniu ze 10U na switche i storage, możliwe byłoby ponad 12 tys rdzeni wysokiej wydajności w jednym racku i prawie 25tys wątków SMT. To wręcz absurdalne wartości bo aktualnie takie zasoby obliczeniowe mają przyzwoite serwerownie a nie pojedynczy rack...
@1. (autor: Kenjiro | data: 26/05/21 | godz.: 13:44) No tak, ale nadal jest problem z odprowadzeniem takiego ciepła. Procesory się będą gotować i throttlować, i wydajność spadnie do 50% albo i niżej.
@2. (autor: Mariosti | data: 26/05/21 | godz.: 14:01) Myślę że przy 2 warstwach (nie więcej), i procesie 5nm, takie potworki powinny się spokojnie zmieścić w 350W, z bazowym taktowaniem około 2GHz i boostem do 3.5GHz.
W sumie to byłoby ciekawe, bo zapewne w takim scenariuszu, boostować w 100% wolno byłoby tylko rdzeniom bliżej IHS.
c.d. (autor: pwil2 | data: 29/05/21 | godz.: 12:19) Przy tych mocach obliczeniowych i wirtualizacji ograniczeniem będzie ilość obsługiwanej pamięci. 4TB w postaci 16x256GB modułów, na każdy procesor.
D O D A J K O M E N T A R Z
Aby dodawać komentarze, należy się wpierw zarejestrować, ewentualnie jeśli posiadasz już swoje konto, należy się zalogować.
