AMD Ryzen 7000 APU Phoenix nie będą procesorami monolitycznymi

1. @temat. (autor: Mariosti | data: 14/11/22 | godz.: 11:25)
   Jakby zrobili powszechnie dostępny model z ponad 1500 sp w rdna3, to praktycznie wycięliby niski segment kart graficznych.
   
   
2. @1. (autor: Gakudini | data: 14/11/22 | godz.: 12:09)
   Podsystem pamięci jest wąskim gardłem i dodawanie kolejnych SP nic tu nie da. Gdyby APU dostało swoje 4GB GDDR6 to można by dodawać SP.
   
   
3. @2. (autor: Mariosti | data: 14/11/22 | godz.: 13:51)
   Widać wyraźnie że jest tam duży dodatkowy cache dodany do APU, co w połączeniu z 2 kanałami szybkiego DDR5 da zupełnie przyzwoitą przepustowość pamięci w porównaniu do kart graficznych z niskiej półki.
   
   
4. @up (autor: power | data: 14/11/22 | godz.: 15:04)
   Ja bym chcialbym zeby zrobili APU 4 chipowe:
   -CPU
   -GPU
   -Cache
   -8GB GDDR6 lub HBM2 (czy 3).
   Ciesze sie, ze wreszcie beda modulowe APU, bo dzieki temu moga szybciej i latwiej wprowadzac ulepszone modele.
   Wielkim sukcesem jest tez to, ze maja dac RDNA3 do tego APU, a nie stare RDNA, Vege, GCN czy VLIW. Wreszcie AMD zaskoczylo mnie czyms pozytywnym. :)
   
   
5. @up (autor: Mariosti | data: 14/11/22 | godz.: 16:04)
   Skoro RTX 4080 16GB z prawie 10tys SP, bez wielkiego L2 (względem liczby SP), zadowala się 256 bitową magistralą GDDR6x, to na prawdę 128bitowa magistrala DDR5 (Czyli 2 kanały) z 32MB cache będzie w zupełności wystarczająca nawet dla 2000SP RDNA2, szczególnie pamiętając o fakcie iż DDR5 jest znacząco wydajniejsze w porównaniu do pamięci GDDRx w porównaniu do samej różnicy teoretycznej przepustowości, a to dlatego że DDR5 ma wielokrotnie niższe efektywne opóźnienia w dostępie do RAM'u.
   
   
6. Mariosti (autor: Markizy | data: 14/11/22 | godz.: 16:43)
   tylko rtx 4080 ma przepustowość na poziomie 716,8 GB/s , 128bit ddr5 wyciąga 115,2GB przy drogich pamięciach 7200. A przy DDR5 5200 mamy 86,4GB/s . Nie dziwne że nvidia potrafi wykarmi swoje jednostki SP a amd Nie już nie mówiąc o jednak innym ich funkcjonowaniu.
   
   
7. @up (autor: piwo1 | data: 15/11/22 | godz.: 11:16)
   patrzac na budowe zen4 to niewielka zmiana
   https://thepcenthusiast.com/...-series-5nm-cpu.jpg i dodatkowo pamiec cache. troche nie rozumiem tylko dlaczego ta pamiec cache nie bedzie w ukladzie IO. ta pamiec jest tak mala ze ten chip to jak bedzie zajmowal miejsce 10mm2 to bedzie wszystko. trzeba bylo to upchnac w chipie IO.
   
   po prostu uklad IO bedzie ciut wiekszy, zamist 2 chipletow z rdzeniami jeden,
   
   
8. @6. (autor: Mariosti | data: 15/11/22 | godz.: 11:52)
   Dokładnie, ale ddr5 zrobi znacznie więcej operacji na sekundę w tym czasie dzięki niższym czasom dostępu i w odróżnieniu od RTX'a, apu amd ma mieć realtywnie spory cache, a to jak wiadomo z Radeonów poprzedniej generacji, daje bardzo duży zysk w efektywnej przepustowości (bo to co wspomniałeś to tylko teoretyczna przepustowość, w praktyce nieosiągalna na gpu, ale bardzo możliwa do osiągnięcia na cpu).
   
   
9. @ad8. (autor: Mariosti | data: 15/11/22 | godz.: 12:10)
   No i idąc dalej, 5700G z 512SP ma do dyspozycji zero cache i 2x DDR4 3200MHz, czyli teoretycznie tylko 51.2GB/s, a wystarczyło to w 99% zastosowań do wykorzystania całej mocy tego APU.
   Duży cache + już DDR5 6000MHz efektywnie więcej niż podwajają przepustowość pamięci (przez duży cache, oraz przez podział logiczny dostępu do RAM na 4x32bit kanały ( znacznie więcej równoległych operacji I/O w ramie)).
   
   Generalnie HBM itp na procesorze bardzo mocno komplikowałoby sam CPU i interposer, mocno podnosiłoby cenę procesora, a bez zapakowania tam znacznie większej liczby SP, wpływ na wydajność były zapewne tylko kilkudziesięciu procentowy, a więc zupełnie nie warty zachodu.
   
   
10. @09 (autor: rzymo | data: 16/11/22 | godz.: 10:51)
    no gdzie 2x 3200 w 99% wystarczało do całej mocy APU w 5700g, jak na 4650g (czyli Vega z jednym CU mniej) miałem 2x 4000 CL16 i wzrost wydajności w grach w stosunku do 2x 3200 był prawie liniowy...
    
    
    
    
11. @10. (autor: Mariosti | data: 16/11/22 | godz.: 10:55)
    No to z testami się to nie pokrywa bo praktycznie zawsze jest różnica między modelami 8CU i 7CU.
    
    
12. Ogólnie (autor: rzymo | data: 16/11/22 | godz.: 16:00)
    to problem z nowym APU będzie jeden - cena :/
    AMD po swojemu chip w najmocniejszej konfiguracji (12CU) wrzuci tylko do topowego proca, a średnia półka dostanie np. 8 CU...
    Małe płyty AM5 też tanie nie są.
    
    Odnośnie pamięci to źle nie powinno być - za rok będą dostępne jeszcze szybsze moduły, InfinityCache też swoje dołoży.
    Już teraz APU 680m w laptopie, czyli RDNA2 + wolne DDR5-4800, w takim Cyberpunku (1080p niskie) wypluwa 42 fps średnio, z FSR UQ 49 fps średnio.
    APU z serii 7000 będzie wyraźnie szybsze - Cyberpunk 60fps w 1080p na średnich, na integrze? Może być ciekawie ;)
    
    
13. piwo1 (autor: Markizy | data: 16/11/22 | godz.: 20:25)
    jak by pamięć była w IO wymagała by osobnego kontrolera który trzeba byłoby dodać do IO a tak to tylko rozszerzenie obecnej L3.
    
    @Mariosti
    grafikę nie interesuje ilość operacji na sekundę tylko przepustowość a tutaj opóźnienia nie są najistotniejsze. Tylko w przypadku APU to rdzenie zen też mogą mieć do niej dostęp wiec możliwości spadają.
    https://www.youtube.com/watch?v=mi4eAWWWxGc
    Nawet pamięci ddr5 6000 będą mieć problem wykarmić IGP z 1.5 raz większą ilością jednostek SP. A ty chcesz zwiększyć tą ilość 4 krotnie. Maks co można uzyskać na IPG to wydajność RX6500XT przy szybkach pamięciach i dużym cache.
    
    @rzymo
    obecnie to w ogóle nie mamy tanich płyt ani tych średnich pod AM5.
    
    
14. @13. (autor: Mariosti | data: 17/11/22 | godz.: 14:36)
    Nigdzie nic takiego nie napisałem.
    Nowe apu ma mieć tylko 2x więcej sp niż poprzednio i ma mieć właśnie 2x większy cache w porównaniu do np RX 6400.
    
    Zresztą te dyskusje są bardzo jałowe, bo skoro jesteście mądrzejsi od inżynierów AMD to po prostu się tam zatrudnijcie. Marnujecie się tutaj.
    
    
15. @Mariosti (autor: Markizy | data: 17/11/22 | godz.: 18:20)
    w komentarzu 5 piszesz o 2000SP RDNA2, przy 128bit ddr5 i pamięci cache 32MB.
    
    32MB to za mało żeby nadrobić straty do 128bit GDDR6. Tyle SP i pamięci cache posiada obecnie RX6600XT wiec parowanie tego z ddr5 to śmierć na miejscu.
    
    
    
    
16. Hmm (autor: rzymo | data: 17/11/22 | godz.: 18:50)
    laptopowe APU ma 12 CU (768 SP) i jest łączone z DDR5-4800.
    
    Jak nowe APU dostanie wszystkiego połowę więcej (8 CU = 1024 SP), pamięci np. 7000-8000 + cache, do tego wysoki zegar to wyjdzie coś w okolicy modelu Radeon 6500XT. Jak na rozwiązanie zintegrowane - według mnie b. dobrze.
    
    Natomiast jak dadzą 12 CU (1536 SP) to nawet niedostępne jeszcze moduły 10000 nie będą przesadą, gdyż zapewnią dalszy wzrost wydajności.