Prestiżowa nagroda IEEE dla AMD za architekturę chipletową
Autor: Zbyszek | źródło: AMD | 23:47
(126)
Ceniona na świecie organizacja IEEE, czyli Instytut Inżynierów Elektryków i Elektroników, przyznał właśnie firmie AMD nagrodę w uznaniu zasług za opracowanie, rozwój i wdrożenie architektury chipletowej do procesorów. Organizacja IEEE, będąca podmiotem typu non-profit, od lat zajmuje się aktywnym uczestnictwem w postępie nauki i techniki, w tym rozwojem i standaryzacją różnych technologii takich jak np. Bluetooth, WiFi, Ethernet i wiele wiele innych. Także od wielu lat IEEE docenia osiągnięcia innych, przyznając specjalne nagrody, które promują naukowców, wynalazców lub firmy za ich nowatorskie rozwiązania, które odcisnęły swoje trwałe piętno na dalszym rozwoju technologii. Co roku IEEE wybiera niewielką liczbę podmiotów uhonorowanych tymi nagrodami.
Obecnie jest to drugi raz, gdy AMD otrzymało tą prestiżową nagrodę od IEEE - poprzednio, w 2005 roku przyznano ją za rozwój i wprowadzenie mikroprocesorów z rozszerzeniami 64-bitowymi (x86-64).
Teraz organizacja IEEE postanowiła przyznać AMD nagrodę za opracowanie i wdrożenie architektury chipletowej do procesorów. Chiplety to nowa ścieżka w projektowaniu procesorów, która umożliwiła rozdzielenie składowych tradycyjnego monolitycznego układu scalonego na kilka mniejszych układów scalonych wzajemnie połączonych ze sobą.
Ta rewolucja pozwoliła AMD znacznie skrócić czas opracowania wydajnych i efektywnych energetycznie oraz kosztowo rozwiązań obliczeniowych. Pozwoliła ona także sprostać coraz trudniejszym wyzwaniom związanym z produkcją dużych układów scalonych w nowoczesnych procesach litograficznych przy zachowaniu wysokiego uzysku - rozbicie dużego monolitycznego układu scalonego na wiele mniejszych układów scalonych okazało się być w tym zakresie znaczącą optymalizacją.
Obecnie inni producenci układów scalonych (np. Intel) zaczęli podążać ścieżką obraną przez AMD blisko dekadę temu (pierwsze procesory chipletowe AMD pojawiły się w 2017 roku, i były opracowywane co najmniej od 2014 roku). Organizacja IEEE, przyznając swoją nagrodę doceniła fakt, jak bardzo technologia chipletowa opracowana i wypromowana przez AMD wpływa na dalszy rozwój technologii.
K O M E N T A R Z E
Chiplety to nowa ścieżka w projektowaniu procesorów ... (autor: Conan Barbarian | data: 9/05/24 | godz.: 22:07) Chiplety to nowa ścieżka w projektowaniu procesorów...
Dobre!, zatem Power_5 od IBM-a mi się chyba tylko śniło.
@ up (autor: Zbyszek.J | data: 9/05/24 | godz.: 22:43) może chodzi o to, że Power 5 nie zmienił nic w całej branży? Jego następca (Power 6) był monolityczny,a przez następne ~15-20 lat inne procesory były dalej monolityczne.
Dla AMD nagroda jest zdecydowanie "po czasie" - 7 lat od debiutu chipletów, i gdy już widać że ta technologia się przyjęła, jest obecnie wiodącą, i stosowaną przez coraz więcej firm..
innymi słowy (autor: Zbyszek.J | data: 9/05/24 | godz.: 22:53) IBM Power 5 nie "odcisnął swojego trwałego piętna na dalszym rozwoju technologii. Nie było następców przez najbliższą dekadę.
AMD ZEN 1 i ZEN 2 zrobił to, jego chiplety odcisnęły swoje trwałe piętno na dalszym rozwoju technologii, i takie rozwiązania zaczęły byś uważane jako wiodące, oraz są stosowane coraz powszechniej przez TOPowych producentów na rynku.
Wracając do IBM Power 5 -ten pojawił się po prostu za szybko, gdy korzyści z takiego rozwiązania (kilku układów krzemowych) były jeszcze dość nikłe. Lecz być może IBM Power 5 był (?) późniejszą inspiracją dla Lisy Su i Marka Papermastera (o tym wiedzą oni sami).
@Conan Barbarian (autor: Promilus | data: 10/05/24 | godz.: 05:29) Sklejki intela to nie chiplety, POWER5 to nie chiplety. To MCM. Każda kostka na zdjęciu (z towarzyszącą jej drugą kostką - cache L3) to w pełni funkcjonalny procesor z własnym kontrolerem. Takie coś to miały serwerowe platformy AMD również, ponad dekadę temu. A idea chipletów idzie krok dalej...
@5. (autor: Gakudini | data: 10/05/24 | godz.: 08:19) Dokładnie. I ze swoim zestawem nóżek po drugiej stronie. Takie "opakowanie zbiorcze". Jakby połamać równo na 4 kawałki nadal by śmigały ;)
@1. (autor: Kenjiro | data: 10/05/24 | godz.: 08:30) Masz poniekąd rację, ale różnica jest w detalach, które spowodowały upowszechnienie rozwiązania.
Analogicznie ktoś inny odkrył kwas acetylosalicylowy, a ktoś inny sprzedał tabletki Aspirin masom.
omg :D cyrk (autor: pawel1207 | data: 10/05/24 | godz.: 15:44) przecierz oni zaadoptowali to co bylo w power5 od ibm :D :D w sumie amd ma mase patentow od ibm .. :D chyba podobny cyrk co bylo ze smart memory czyli opracowalismy nowa technologie zapomnieli dodac ze nie tyle opracowali co wdrozyli jak "smart memory" :D sie okazalo ze te cuda to i tak bylo czesc specefikacji pcie :D ktora czesto sie widzi w seriach kart z seri pro i to niekoniecznie od amd :D ciekawe czy taka nagrode od IEEE mozna sobie kupic wyglada na to ze tak .. :D
@pawel (autor: ekspert_IT | data: 10/05/24 | godz.: 21:57) Wszystko to ewolucja powrót do pomysłów z przeszłości może dać niesamowite efekty. iPhone i iPad to rozwinięcie topornego tabletu nadgryzionego jabłka z początku lat 90. Intel odgrzebał pomysły z Pentium pro po ponad 10 latach przy okazji core2 Duo.
A ten cały VR to też powrót do początku lat 90 https://en.m.wikipedia.org/wiki/VFX1_Headgear
ekspert_IT (autor: pawel1207 | data: 11/05/24 | godz.: 01:07) tak zgadzam sie z toba zwlaszcza jak nowa linia jest nieudana rozwiniecie starych pomyslow moze dac niesamowite efekty niemniej tu mamy nagrode za wdrozenie gotowego rozwiaznia ... dla mnie przekret jesli nagrody sa prawdziwe lub marketning tutaj mamy doczynienia z marketingiem ... serio za chiplety :D
@pawel1207 (autor: rainy | data: 11/05/24 | godz.: 18:54) AMD po prostu kupiło sobie tę nagrodę, zapewne za te pieniądze od Intela, które od nich tyle razy otrzymywali./s
@ up (autor: Zbyszek.J | data: 12/05/24 | godz.: 01:43) AMD nie kupiło nigdzie techniki chipletowej. Poprzednie rozwiązania to było łącznie ze sobą dwóch-czterech identycznych w pełni funkcjonalnych samodzielnie układów scalonych. To było MCM.
Natomiast chiplety to różne układy scalone łączone ze sobą, takie które samodzielnie nie są funkcjonalne - oddzielnie układ krzemowy z rdzeniami, i oddzielnie inny układ krzemowy (kontroler pamięci, kontrolery PCI-expresss i interfejsy I/O).
W AMD około dekadę temu wymyślili całkiem nowe podejście do projektowania procesorów- mogą one składać się z różnych układów scalonych o różnych funkcjach. Następnie zaprojektowali magistralę, która wydajnie połączy te różne układy scalone przy bardzo niskich opóźnieniach i niskim zużyciu energii (Infinity Fabric).
Następnie połączyli to w działającą całość, i skutecznie wprowadzili to na rynek w pierwszej wersji, oraz w kilku kolejnych coraz bardziej udanych generacjach. Finalnie zainspirowali innych producentów (w tym Intela) do pójścia tą samą ścieżką i tworzenia procesorów w sposób chipletowy.
"AMD po prostu kupiło sobie tę nagrodę" - to nie jest prawda. AMD po prostu zasłużyło na tę nagrodę
@Zbyszek.J (autor: rainy | data: 12/05/24 | godz.: 11:59) To była sarkastyczna wypowiedź, na co zresztą wskazuje znak na końcu zdania, pod adresem pawel1207, który tego typu bzdety sugerował.
Btw, Pawełku, medal Roberta Noyce (współzałożyciela Intela) dla Lisy Su w 2021 roku również od IEEE, zapewne też był kupiony.
rainy (autor: pawel1207 | data: 12/05/24 | godz.: 16:29) wiel razy ci powtarzalem ze zyjesz w swiecie fantazji i wlasnych urojen i teraz to potwierdzasz ... i jakby amd nasralo Ci na glowe to bylbys przesczesliwy .. troche faktow takich randomowch z twoich fantazji Resizable BAR to wymysl amd :D opencl to wymysl amd itd jescz troche ich bylo i chiplety to autorskie rozwiazanie amd :D :D : no k....a :D co jescze moze tranzystor tez amd wymyslio i ty smiesz mi cos zarzucac czlowieczku :D ..
Zbyszek.J (autor: pawel1207 | data: 12/05/24 | godz.: 16:46) szczerze amd wykorzystalo rozwiaznie ktore ktos wymysli przed nim archi. chipletowej nikt nie musi kupowac czlowieku bo to prosty i otwarty koncept zprezentowany lata temu i nie tylko amd ja stosuje rozumiesz problem czy nie amd ani nie bylo pierwsze ani nie jest nie bylo jedyne ani nie jest ostatnie .. amd jedynie co zrobilo to dopasowalo do swoich rozwiazan i wdrozylo i owszem przy okazji paru patnetow sie dorobilo za co nagrody nie dostalo :D ale zeby dostan nagrode za wprowadznie otwartego koncepu w produkcje masowa :D to kto bedzie naseptny producent sokow od ieee tez dostanie :D przecierz to absurdalne jest rozumiem fanostwo amd ale zaprzeczanie faktom to domena lewackego trans aktywizmu a nie ludzi ktorzy sie ogolnie pojeta informatyka interesuja a niektorzy w niej pracuja .. :D tutaj 2+2 = 4 a nie 5 ... niemniej nagroduyy mozesz przyznawac za wszystko wlacznie z postwieniem klocka w kiblu ... tu mamy cos w ten desen ... nikt sie z tym nie kluci bo malo kto sie interesowal chipletami .i rozumiem gby amd dostalo nagrode za swoje patenty/rozwiazania bo je maja .. spoko ale za chiplety :D :D :D :D . osobiscie mnie to wali bo to nie moja firma nie moj problem ale amd synie z tego ze adaptuje rozwiazania pomysly otwarte puzniej nazywa je po swojemu i w takiej postaci wypuszcza robiac marketing jakie to amd nie jest wspaniale chcoby Smart Memory wczesniej nas podobnej zasadzie wykarzystno open cl :D i kilka innych rozwizan teraz dostaje nagrode za chiplety no spoko nie sobie ma nikogo to specjalnie nie obchodzi... bo znaczenia to specjalnego nie ma podobnie jak intelowe nagrody ..:D
@15 (autor: Kenjiro | data: 12/05/24 | godz.: 18:38) Napisz to jeszcze raz po polsku, bez błędów ortograficznych, z wielkimi literami i znakami przestankowymi we właściwych miejscach, bo wyplułeś z siebie bełkot - tyle w nim sensu, ile formy.
A jeśli OpenCL to dla ciebie wymysł AMD, to coś ci nie styka na złączach.
@pawel1207 (autor: rainy | data: 12/05/24 | godz.: 19:54) Najbardzie zabawne, jak o urojeniach pisze gość, który przypisuje innym słowa/wypowiedzi, które w ogóle nie miały miejsca.
@pawel1207 (autor: Promilus | data: 12/05/24 | godz.: 20:25) To pokaż te inne rozwiązania rozdzielonych klastrów rdzeni danej architektury połączonych specjalnymi interconnectami na podłożu i z wydzielonym blokiem odpowiedzialnym za peryferia i pamięć. Czekam... Nie pokażesz to całuj psa w nos.
Obstawiam, że najistotniejszą cechą procków AMD jest modułowość (autor: Kosiarz | data: 13/05/24 | godz.: 02:43) Bardzo ceniona ze względu na możliwość odpalenia masowej produkcji modułów i późniejszego klejenia ich w różne konfigi w zależnośći od zastosowania.
chcesz x rdzeni wrzucasz moduł chcesz 2x rdzeni wrzucasz 2 moduły. chcesz APU, dorzucasz moduł graficzny itd.
przy defektach produkcyjnych daje to większy uzysk z wafla przez co zmniejsza koszt produkcji/ilość odpadów.
Fajnie by było gdyby taka modułowość była np w silnikach samochodowych. Doklejanie cylindrów...
Promilus (autor: pawel1207 | data: 13/05/24 | godz.: 20:06) imbm zrealizowal to w inny sposob to nie znaczy ze gorszy wrecz przeciwnie :D domaganie sie aby wszyscy poroducenci realizowali cos dokladnie tak jak amd robi jest po prostu glupie :D
rainy (autor: pawel1207 | data: 13/05/24 | godz.: 20:10) poziom twojego zaklamnia jest rowny zaklamaniu najwiekszych lewicowcow w obecnym rzadzie kiedys ci napisalem ze chesz zyc w swiecie fantazji to zyj tyko nie dziwe sie ze to sie obroci przeciwko tobie glupoty ktore wypisywales przy watkach o rt :D czy smart memory do dzisiaj rozbawily by nijednego .. poza czerwona flaga i fanatyzmem nic z tych twoich wypowiedzi nie wynika
@pawel1207 (autor: rainy | data: 13/05/24 | godz.: 20:49) Mam nadzieję, iż masz na tyle oleju głowy, żeby wiedzieć, że na TPC można bez problemu sprawdzić archiwalne newsy.
Btw, niczego dobrego się po tobie nie spodziewam, ale przynajmniej bezczelnie nie kłam.
@pawel1207 (autor: Promilus | data: 13/05/24 | godz.: 20:56) "In 2016, DARPA released a solicitation for bids from outside companies for its CHIPS program. The goal was (and still is) to devise a modular design and manufacturing flow for chiplets. DARPA also plans to develop a large catalog of third-party chiplets for commercial and military apps. All told, the CHIPS flow is expected to lead to a 70% reduction in design cost and turn-around times.
The CHIPS program started in 2017. " - w 2017 AMD już sprzedawało pierwsze Zeny na lewo i prawo więc... Słaby jesteś w te klocki... oj słabiuteńki.
Teraz Kandou
"Created in 2016, Glasswing is an interconnect for chiplets. " - w 2016 to już były wersje inżynierskie Zen ... czyli technologię musieli opracować jeszcze wcześniej.
Dorośnij małostkowa, nienawistna osobo...
Promilus (autor: pawel1207 | data: 14/05/24 | godz.: 00:41) widze ze nie zrozumiales kompletnie .. i nie dziwi nmnie to :D :D
Dorośnij małostkowa, nienawistna osobo. zgadza sie dorosnij i do edukuj power 5 ibm :D wydal w 2004 gdzie mowimy juz o chipletach :D ibm po prostu nazwalo to inaczej :D to gdybys sie w gryzl w temat sie okazalo ze Marvell mial opracowany produkt ze wszystkimi bajerami ktore amd posiadalo pytales sie zeby ci pokazac bo sam znalezc nie umiesz i pokazalem gdybys wykazal sie sprytem poczytal bys wiecej o tym procu i w tedy bys sie dowiedzial ze rozwoj chipletow odbywal sie podobnie jak u amd wiec chiplety amd nie jest ani ich pomyslem ani ich wynalazkiem ani amd nie jest jedyna firma ktora takie rozwiazanie wdrozyla :D w komletne cpu robily to durzo mniejsze firmy produkujace wysoko wyspecjalizowane soc i musialy w nich zastosowac podobne rozwiazania jaki tehnologie jak zrobilo amd wiec nic odkrywczego w amdekowych chipletach poza skala nie bylo odpowiedzialem ci dokladnie na twoje pytanie... ale po co masz myslec skoro mozesz rzucac miesem :D omg czasem to faktycznie sie zastanawim z jakiej choinki zescie sie urwali przynajmniej jest zabawnie aby nie powiedziec smiesznie uwielbiam jak ludzie kluca sie z faktami power 5 to chyba nawet 2003 pokzano gdzie mamy cos co dzisiaj nazwalibysmy chipletami :D tyle w temacie .... nie zaleznie ile jadu
wsadzicie wobec mnie :D fakty sa faktami naucznie sie wyciagac wnioski bo na razie to nosicie sztandar amd na glowie i swiata poza amd nie widzicie :D takie z was experty.. :D
@pawel1207 (autor: Promilus | data: 14/05/24 | godz.: 05:46) Nie rozumiesz to Ty, wciskasz ciemnotę, że POWER5 to były chiplety, zaraz będziesz wciskał kit, że clarkdale to były chiplety, baa, że pentium pro to już były chiplety. Nic nie rozumiesz, zatracasz się w swojej nienawiści, plujesz jadem, kłamiesz i manipulujesz.
Nie pokazałeś produktu, pokazałeś zapowiedzi. AMD pokazywało sample gdy Marvell rozpoczynał współpracę (więc jak niby miałby mieć produkt, stuknij się w ten pusty dzban). IBM tego nie nazywał inaczej, bo to nie były żadne chiplety. Tylko takie same sklejki jak dwurdzeniowe pentium 4 czy czterordzeniowe Core 2. I cache L3 w osobnych kostkach jak w pentium pro i wczesnych pentium II. To, że TOBIE się wydaje że jest inaczej jest akurat bez jakiegokolwiek znaczenia.
Promilus (autor: Markizy | data: 14/05/24 | godz.: 07:10) właściwie zen1 czy zen1+ to też nie do końca chipletowa budowa, zauważa że jeden chip mógł działać samodzielnie. Jedyne co było w tych układach to IF do komunikacji z kolejnym układem. https://en.wikichip.org/.../microarchitectures/zen
Faktycznym układem opartym o chiplety był ZEN2. Gdzie każdy z chipletów był zależny od drugiego i bez niego działać nie mógł.
Rozwiązanie ibm też możnabyłoby nazwać chipletową budową jeśli rdzeń musiałby mieć dodatkową pamięć zewnętrzną do działania (tego nie sprawdzałem czy była konieczna czy opcjonalna) , oraz rdzenie by się miedzy sobą komunikowały dedykowaną magistralą nie przez socket.
Faktyczna budowa chipletowa to dopiero zen2 i kolejni (poza apu).
Sam pomysł chipletów i sposób połączenia jest wyjątkowy u AMD. (autor: Mario1978 | data: 14/05/24 | godz.: 16:05) Ale bardziej wyjątkowe będzie jak na rynku zaczną pojawiać się układy z takimi chipletami jak u AMD układane nie tylko w poziomie ale i pionie. TSMC już zapowiedziało, że takie rozwiązanie będzie dostępne dla choćby firmy AMD. Taki 12xHI HBM ułożony dodatkowo w pionie będzie nam dawał od 36-60 warstw czy od 3 do 5 warstw. Jeżeli na jednym poziomie będziemy mieli 128 rdzeni CPU w 2028 roku to przemnóżmy to przez 5 i dostaniemy wynik. Oczywiście robi to coś na pograniczu ŁaŁ ale gdy wiemy jak postępuje szybko rozwój technologii ja już wybiegam bardziej w przyszłość bo właśnie w roku 2028 widzę tutaj rozwiązania firm Chińskich, które skorzystają na rewolucji jaką sami dokonali gdzie taktowanie rdzeni będzie mogło osiągać 40GHz - 60GHz za sprawą kombinacji nowych materiałów. Dorzućmy do tego sposób komunikacji w tranzystorach, który dalej jest oparty na elektronach, które mają swoje ograniczenie. Ten element też zostanie dopracowany bo elektron w stanie idealnym to ogromne korzyści. Obok tego przecież powstają rozwiązania komunikacji oparte na świetle itd. Rozwój jest tak szalony, że nie wiele osób w miliardów to dostrzega a właśnie te czasy, które zapoczątkowała tak zwana Pandemia Covid19 są świetnym przykładem tego jak Chazary Amerykańskie boją się o swoją przyszłość. Jak łatwo idzie im pozbywanie się dzieci widać po tym co tak zwany Izrael wyczynia na terenie Palestyny. Pytanie jak dużo ludzi musi umrzeć dla dobra Amerykańskich Chazarów by ludzie zrozumieli, że nie ufa się tym co nas krzywdzą. IBM kiedyś mocno przyczynił się do wspierania Niemiec i zbrodni tego kraju dokonywanej na ludności Polskiej. Potem do tego dorzućmy wydarzenia aż do teraz i zauważmy kto miał największy wpływ na niespokojne czasy. Przykre jest to, że znów nam coś szykują bo w Japonii już powstają fabryki do produkcji szczepień nowej generacji, które mają być dostępne pod koniec tego roku. Jeżeli 'Sefl-Replication' coś wam mówi to wiedzmy, że Chazarom Amerykańskim jeszcze mało. Oj boli ich to, że Chiny nie chcą ich do siebie wpuścić.
Panowie (autor: PCCPU | data: 15/05/24 | godz.: 12:00) Nie i rzucajcie się błotem. Fizycznie wszystkie te rozwiązania to nic innego jak MCM.
Edit: (autor: PCCPU | data: 15/05/24 | godz.: 12:04) Panowie nie o rzucajcie się błotem. Te wszystkie rozwiązania fizycznie to MCM. Wobec tej definicji to czy kontroler RAM jest w tym samym układzie co rdzenie czy osobnym to tylko szczegół i kwestia podejścia do projektu. IF to nic innego jak fizycznie linie PCI-Ex tyle że z własnym protokołem.
Edit (autor: PCCPU | data: 15/05/24 | godz.: 12:06) IF to adaptacja linii PCI-Ex z dedykowanym protokołem.
@PCCPU (autor: Promilus | data: 15/05/24 | godz.: 17:48) śmieszne, jeśli to "linie pcie z dedykowanym protokołem" to nie są to linie pcie. A IF bazuje nie na PCIE tylko na HTX, które AMD opracowała 2 lata przed pcie. Kwadrat jest prostokątem, a układ oparty na chipletach jest MCM, chiplety to pojęcie odnoszące się do (konstrukcji, ulokowania i połączenia) samych kości krzemowych, a nie tylko faktu, że jest ich kilka.
Promilus (autor: pawel1207 | data: 15/05/24 | godz.: 19:50) :D skoro dla ciebie to co pokazano w power 5 no nie jest konstrukcja chipletowo podobna to nia masz pojecia oczym mowiesz inie mamy o czym rozmawiac serio zreszta nie pierwszy raz.. i znowu robisz zaklamanie i cherry picking pomijasz fakty aby wszyslo na twoje ile ty masz lat 10 ? jakbys urzyl mozgu to bys sobie owy uklad znalazl ku...a jak nie podasz na tacy to sam nie znajdzie j.... a pier.....e :D skad wy sie urwaliscie ze tacy nie ogarnieci jestescie ?? matka tez wam dupe podciera jak we poblizu papieru nie ma ? :D odpowiedzial pokazalem udowodnilem to ze nierzozumiales tematu to twoj a nie moj problem .. jescze sebia amd na czole wytatuuj razem z rainy :D piekny team stworzycie :D
Pawel... (autor: Majster | data: 15/05/24 | godz.: 21:10) Znam tego typu dość specyficzne sytuacje.
Jedna młoda dziewczyna ma 2 dzieciaków, których Ona ani jej mąż nie wychowuje. Ona 2 lata temu była "bardzo mocno zajęta", ale leżeniem na tarasie i głaskaniem psa. Albo udawała przed teściową, że "pilnie się uczy" czytając jakąś tam książkę. Nic dziwnego dla mnie nie ma w tym, że dzieciaki chciały (jeszcze kilka lat temu) żebym im pokazał jakieś tam krótkie filmiki z ciężarówkami i nie tylko. Albo, że zadawali pytanie "co to jest ta ikonka na Pulpicie?" Musiałem pilnować żeby chwilę wcześniej wyłączyć monitor, bo jakby wyczaili coś ciekawego to by mi głowe zawracali, że hej.
A dziadek krótko mówiąc nauczył rozdziadowania i patologii. Dzieciaki wchodziły na pralkę i z niej zeskakiwały, następnie dziadek miał zrobić to samo (według zaleceń wnuków). Tylko, że ich dziadek trochę się zawahał bo nie miał pewności, czy pralka zawali się pod jego ciężarem, czy nie.
Wiosną 2019 gdy moja mama powiedziała, że "dziwi się, że do tej pory sąsiedzi z ich bloku nie zrobili z młodymi porządku", to momentalnie ta młoda dziewczyna przestała przychodzić do nas w odwiedziny. Tego samego roku w grudniu nie składała żadnych życzeń, ani nic. I pod koniec wakacji 2020 wyprowadzili się gdzieś na tzw. zadupie. A tam, jakiś czas później mimo przeprowadzki lepiej nie było.
Teściowa z teściem tej młodej dziewczyny jakiś czas później mieli aż 3 razy dziurawe opony. Podejrzewam, że Ona i jej mąż chyba żałują tej przeprowadzki, bo jak to się mówi "dosyć starych drzew jednak się nie przesadza". A z tym podcieraniem tyłka to absolutny autentyk, bo babka tych dzieciaków musiała szybko iść do swojego mieszkania, żeby przynajmniej jednemu z nich właśnie to zrobić. A wnuki miały wtedy jakoś 10-11 lat.
@pawel1207 (autor: Promilus | data: 15/05/24 | godz.: 21:20) Nie masz argumentów, jesteś żałosnym trollikiem. POWER5 jest dokładnie tym samym co Magny Cours od AMD - to TYLKO MCM, a nie CHIPLETY tępa dzido! Chiplety w komercyjnych procesorach weszły wraz z Zen2! IBM do tej pory nie korzysta z chipletów, zamiast tego integruje rdzenie 4 wątkowe, bo pojedynczy wątek nie może nawet z M2 walczyć...
Promilus (autor: PCCPU | data: 15/05/24 | godz.: 21:28) "HyperTransport (HT) – łącze typu Point-to-Point umożliwiające połączenie ze sobą dwóch urządzeń, opracowane przez HyperTransport Consortium. Sieć łączy HT wykorzystywana jest do szybkiej transmisji danych z niskimi opóźnieniami. Stosowana jest w procesorach do połączeń między rdzeniami i koprocesorami, między procesorami w komputerach wieloprocesorowych, między procesorami a innymi urządzeniami obsługującymi technologię HT, między urządzeniami HT a kartami HT oraz do łączenia komputerów w wielokomputerowe klastry. Nazwa HyperTransport promowana była początkowo jako Lightning Data Transport (LDT).
Złącza kart HT są nieco podobne do liniowego PCIe x16 z PCIe x1[1]. Szybkość przesyłania danych do kart HTX3 wynosi 20 GB/s, czyli więcej niż PCI Express x16 w wersji 3.0 przy mniejszych opóźnieniach."
"The Technical Working Group along with several Task Forces manage the HyperTransport specification and drive new developments. A Marketing Working Group promotes the use of the technology and the consortium.
It was founded in 2001 by Advanced Micro Devices, Alliance Semiconductor, Apple Computer, Broadcom Corporation, Cisco Systems, NVIDIA, PMC-Sierra, Sun Microsystems, and Transmeta. As of 2009 it has over 50 members."
edit (autor: PCCPU | data: 15/05/24 | godz.: 21:31) IF, HT, DMI, QPI czy PCI-Ex to łącza typu punkt-punkt a różnuca polega na ilości linii, szerokości linii i taktowaniu. Reszta to tylko nazwy marketingowe.
@PCCPU (autor: Promilus | data: 15/05/24 | godz.: 21:32) HT może być 8, 16 bitowe i 1 albo 2 kierunkowe. PCIe może być 1, 2, 4, 8, 16 a nawet 32 lane i zawsze dwukierunkowe. Nie wiem co chciałeś przez te cytaty wykazać, ale z pewnością nie wykazałeś, że HT to PCIe, ani IF to PCIe.
Edit: (autor: PCCPU | data: 15/05/24 | godz.: 21:33) Ważna różnica to także protokół przesyłania sygnałów po tych liniach punkt-punkt charakterystyczny dla danego rodzaju łącza.
@PCCPU (autor: Promilus | data: 15/05/24 | godz.: 21:36) To, że mają podobną warstwę fizyczną nie sprawia, że QPI, HT, USB3 to jest PCIe...
Inne standardy komunikacyjne oparte na architekturach szeregowych o dużej przepustowości obejmują InfiniBand , RapidIO , HyperTransport , Intel QuickPath Interconnect , Mobile Industry Processor Interface (MIPI) i NVLink . Różnice opierają się na kompromisach między elastycznością i rozszerzalnością a opóźnieniami i obciążeniem. Na przykład umożliwienie podłączania systemu podczas pracy, tak jak w przypadku Infiniband, ale nie PCI Express, wymaga śledzenia przez oprogramowanie zmian topologii sieci. [ wymagany cytat ]
Innym przykładem jest skracanie pakietów w celu zmniejszenia opóźnienia (co jest wymagane, jeśli magistrala musi działać jako interfejs pamięci). Mniejsze pakiety oznaczają, że nagłówki pakietów zajmują większy procent pakietu, zmniejszając w ten sposób efektywną przepustowość. Przykładami protokołów magistrali zaprojektowanych do tego celu są RapidIO i HyperTransport. [ wymagany cytat ]
PCI Express plasuje się gdzieś pośrodku i z założenia ma służyć jako połączenie systemowe ( magistrala lokalna ), a nie połączenie między urządzeniami lub routowany protokół sieciowy. Ponadto cel projektowy, jakim jest przejrzystość oprogramowania, ogranicza protokół i nieco zwiększa jego opóźnienia. [ wymagany cytat ]
Opóźnienia we wdrożeniach PCIe 4.0 doprowadziły do ​​ogłoszenia pod koniec 2016 r. konsorcjum Gen-Z , wysiłków CCIX i otwartego interfejsu spójnego akceleratora procesora (CAPI).
11 marca 2019 roku firma Intel zaprezentowała Compute Express Link (CXL) , nową magistralę połączeniową opartą na infrastrukturze warstwy fizycznej PCI Express 5.0. Do pierwszych promotorów specyfikacji CXL należeli: Alibaba , Cisco , Dell EMC , Facebook , Google , HPE , Huawei , Intel i Microsoft . [147]
Edit (autor: PCCPU | data: 15/05/24 | godz.: 21:48) Chciałem Ci pokazać i już napisałem to w poprzednim komentarzu że IF i PCI-Ex to połączenia typu punkt-punkt a różnica polega na ilości takich linii, szerokości i protokole sygnałowym. IF nie jest niczym przełomowym ani nadzwyczajnym. Ma po prostu więcej linii co jest zrozumiałe gdy chodzi o połączenia między układowe i musi być ich więcej by jak opóźnienie obniżyć na tyle ile to możliwe. IF jedynie co komplikuje to fizycznie linie na warstwach PCB procesora.
PCI-EX gdyby miało więcej łączy to komplikowało by płytę główną a karta graficzna jednak jest fizycznie dalej niż układy na wspólnym PCB procesora.
edit (autor: PCCPU | data: 15/05/24 | godz.: 21:51) Nie jest prawdą że PCI-Ex nie może mieć więcej linii. Może mieć i jest to wykonalne tylko że ucierpi na tym kompatybilność wsteczna.
@PCCPU (autor: Promilus | data: 15/05/24 | godz.: 21:58) Ale połączenie punkt-punkt nie implikuje, że Infinity Band bazuje na PCIe. Oba rozwiązania bazują na podobnych warstwach fizycznych, bo ten interfejs jest po prostu wygodny i mutowalny. Dodatkowo akurat PCIe posiada bardzo duże opóźnienia, które raczej są nie do pomyślenia w infinity fabric. To są opóźnienia tego rzędu, że nie można na RPi5 postawić pistorma, bo za długo trwa reakcja na symulację interfejsu motorola 68000/68020 7/14MHz ...
@PCCPU (autor: Promilus | data: 15/05/24 | godz.: 22:04) FYI - w FPGA interfejsy typu pcie, ht etc. realizuje się z wykorzystaniem blokow tzw. SerDes - serializer deserializer. To są też generyczne cegiełki w ASIC do realizacji różnorakich interejsów. To, że coś korzysta z point to point lvds nie oznacza, ż e z automatu jest to pcie.
Promilus (autor: PCCPU | data: 15/05/24 | godz.: 22:07) Wystarczy że IF i PCIe bazują fizycznie na połączeniach punkt-punkt. Różnica sprowadza się do ilości połączeń, szerokości i użytego protokołu. Ani w jednym ani w drugim nie ma przełomu. IF ma cechy na potrzeby połączeń między układowych a PCI-Ex na potrzeby peryferiów i kart graficznych.
EDIT (autor: PCCPU | data: 15/05/24 | godz.: 22:11) IF(AMD) czy QPI(Intel) oba opierają się fizycznie na połączeniach Punkt-Punkt. Różnica polega na ilości łączy, szerokości i taktowaniu.
Edit (autor: PCCPU | data: 15/05/24 | godz.: 22:12) Oczywiście QPI ma swój protokół sygnałowy a IF ma swój.
Edit: (autor: PCCPU | data: 15/05/24 | godz.: 22:19) Opóźnienia IF wynikają nie z magiczności rozwiązania a z ilości lini punkt-punkt, szerokości, zastosowanego protokołu i taktowania tych połączeń.
Nie możesz oczekiwać że PCI-Ex może mieć mniejsze opóźnienia skoro sloty PCI-Ex są wielokrotnie dalej niż układy na jednej płytce PCB procesora. Z tego względu stosuje się odmienne protokoły dla obu rozwiązań.
PCCPU (autor: Markizy | data: 16/05/24 | godz.: 08:23) ale tutaj Promilus ma racje, sposób połączenia point to point nie sprawia że te rozwiązania są ze sobą kompatybilne. O ile elektrycznie to pewnie jeszcze tak ale tutaj jest istotna cała ramka (jej budowa ilość danych), częstotliwość taktowania, wymagania co do odbiornika/nadawcy czy też dopuszczalna impedancja ścieżek.
To że spora cześć rozwiązań szybkich bazuje na transmisji różnicowej tak naprawdę wynika tylko z jej odporności na zakłócenia oraz transferów jakie można uzyskać (patrz usb).
Markizy (autor: PCCPU | data: 16/05/24 | godz.: 09:39) Przeczytaj jeszcze raz to co napisałem. Nigdzie nie napisałem że PCI-Ex i IF jest ze sobą kompatybilne. Napisałe że oba rozwiązania fizycznie bazują na połączeniach punkt-punkt i pod tym względem są do siebie podobne. IF nie jest niczym wyjątkowym w sensie "cudownym" rozwiązaniem.
Edit (autor: PCCPU | data: 16/05/24 | godz.: 09:42) Inaczej IF nie jest niczym rewolucyjnym. To po prostu adopcja połączeń punkt-punkt że specyfiką na potrzeby połączeń miedzyukładowych takich jak dawne HT czy QPI.
@PCCPU (autor: rainy | data: 16/05/24 | godz.: 13:30) Nie przypominam sobie, aby ktokolwiek tak twierdził: o ile chiplety w postaci w jakiej AMD je zademonstrowało, były rozwiązaniem innowacyjnym, o tyle Infinity Fabric jest po prostu rozwinięciem/ulepszeniem HyperTransportu, który AMD stosowało od debiutu K8 aż do czasów FX-ów.
Rainy (autor: PCCPU | data: 16/05/24 | godz.: 15:27) Niektórzy tak twierdzą i myśla że np Intel nie może dać więcej, szerszych i wyżej taktowanych linii komunikacyjnych pomiędzy kafelkami.
Edit: (autor: PCCPU | data: 16/05/24 | godz.: 15:32) Powiedz mi jaka jest innowacja w tzw "chipletach"?
Edit: (autor: PCCPU | data: 16/05/24 | godz.: 15:45) Innowacja w opuźnienieniu między rdzeniami i kontrolerem RAM? Innowacja w komunikacji rdzeni pomiędzy "chipletami" które komunikują się nie dość że za pośrednictwem IF to jeszcze I/OD?
Ja myślę że to żadna innowacja. Rozwiązanie AMD jest podyktowane tylko i wyłącznie ekonomią.
@PCCPU (autor: rainy | data: 16/05/24 | godz.: 15:54) Odpowiem Ci w ten sposób: jeżeli sugerujesz, iż w chipletach nie ma niczego innowacyjnego, to zapytaj sam siebie dlaczego Intel czy Nvidia postanowiły z nich również skorzystać, a przed AMD tego nie robiły.
Tutaj cytat:
This provides several advantages over a traditional system on chip (SoC):
- Reusable IP (intellectual property) the same chiplet can be used in many different devices
- Heterogeneous integration: chiplets can be fabricated with different processes, materials, and nodes, each optimized for its particular function
- Known good die: chiplets can be tested before assembly, improving the yield of the final device.
Rainy (autor: PCCPU | data: 16/05/24 | godz.: 16:35) Dalej nie widzę w tym rozwiązaniu pod kątem opóźnień i wydajności żadnej innowacji. Tak jak napism wyżej jest to dobre a wręcz konieczne rozwiązanie pod kątem ekonomicznym tym bardziej że AMD nie ma swoich fabryk. Intel unikał tego do samego końca ale decydujący punkt ekonomiczny jest decydujący zwłaszcza że Intel może część "kafelków" klepać w TSMC odciążając tym swoje faby.
Ponawiam pytanie. Gdzie widzisz innowacyjność pod kątem wydajności i opóźnień w rozwiązaniu "czipletowym"?
EDIT: (autor: PCCPU | data: 16/05/24 | godz.: 16:37) To tak jakby cieszyć się tym że są większe opóźnienia i przez to mniejsza możliwa wydajność do uzyskania ale lepiej dla producenta bo wychodzi to taniej ale nie koniecznie dla użytkownika końcowego.
EDIT2: (autor: PCCPU | data: 16/05/24 | godz.: 17:24) Aż mi się przypomniało jak AMD reklamuje swój predyktor "zero bąbelków" i przedstawia to jako jedna z wielkich innowacji podczas gdy zero bąbelków było już w Haswell jak nie wcześniej.
Tak samo na zagranicznym forum połnieli marketing bez zastanowienia i twierdzili że 3DVCache nie podnosi IPC bo AMD na slajdach marketingowych nic o IPC nie wspomina :D
EDIT: (autor: PCCPU | data: 16/05/24 | godz.: 17:30) Ogólnie twierdzili że cache L3 nie ma żadnego wpływu na IPC i z IPC nie ma nic wspólnego podczas gdy jest całkiem odwrotnie.
@PCCPU (autor: rainy | data: 16/05/24 | godz.: 19:34) Zacznimy od tego, że zapytałeś się, co jest innowacyjnego w chipletach.
Podałem Ci przykłady, najwyraźniej nie miałeś sensownych kontrargumentów, więc wyjechałeś z wydajnością i opóźnieniami.
Odpowiem więc pytaniem na pytanie: a co jest nie tak z wydajnością procesorów AMD?
Jeżeli chiplety są tak słabe, to dlaczego Intel nie ma zdecydowanie wydajniejszej architektury?
Notabene, jest dość zabawne, iż będąc wyłącznie teoretykiem, wydaje Ci się, iż wiesz lepiej od inżynierów z wieloletnim doświadczeniem w projektowaniu procesorów czy wręcz architektur.
Gdybyś takowe doświadczenie posiadał, to byś wiedział, że projektowanie jest sztuką kompromisu pomiędzy ideałem a rzeczywistością.
Wystarczy sobie porównać cziplety vs monolity, żeby się przekonać, iż każde z tych rozwiązań ma zarówno plusy jak i mankamenty.
W związku z tym, namawiałbym Cię do trochę większej pokory, ponieważ mam nieodparte wrażenie, iż wydaje Ci się, że pozjadałeś przysłowiowe wszystkie rozumy.
Co do elementu ekomomicznego: jakiś czas temu widziałem grafikę pokazującą cenę wafla w TSMC.
Przykładowo, w 7nm jego koszt to było 10 tys dolarów, zaś dla 2nm przewidywana cena to 30 tys dolarów.
W związku z tym, obniżanie kosztów wytwarzania układów stanie się priorytem dla wielu firm w tym także Intela, a nie wyłącznie AMD.
Rainy (autor: PCCPU | data: 16/05/24 | godz.: 20:43) Powiedz mi czy rewolucja nie powinna odnosić się do opóźnień i w konsekwencji wydajności? Zauważ że podejście "chipletowe" przez opóźnienia na starcie daje niższą wydajność względem rozwiązania monolitycznego. Mówię tu w aspekcie technologicznym.
Teraz to Ty chcesz ukazać rewolucyjność "czipletów" w aspekcie ekonomi dla firmy całkowicie pomojając kwestię opóźnień-wydajności. No ale wiadomo że "chiplety" nie są rewolucją w kontekście opóźnień-wydajności więc musisz podeprzeć się aspektem ekonomicznym dla firmy który dla zwykłego Kowalskiego nie będzie widoczny ani w wydajności("chiplety" kontra monolit) ani cenie końcowej.
Edit: (autor: PCCPU | data: 16/05/24 | godz.: 20:51) Oto co marketing potrafi zdziałać a potem ludzie powtarzają że IF(punkt-punkt), "chiplety"(MCM) to rewolucja tylko że nie widoczna dla użytkownika końcowego ponieważ nie ma to pozytywnego wpływu ani na wydajność ani na cenę końcową.
@PCCPU (autor: rainy | data: 16/05/24 | godz.: 21:29) Z całym szacunkiem, ale teraz to naprawdę zaczynasz wypisywać bzdety.
Mam wrażenie, że zatrzymałeś się na etapie Zena/Zena+, a nie jesteśmy ani w 2017 ani w 2018 roku.
Pod koniec listopada 2019 roku AMD wypuściło 16-rdzeniowego 3950x.
Przypominam Ci, iż do początku 2017 roku (Kaby Lake) Intel serwował konsumentom 4 rdzenie+HT jako maksimum.
Chciałeś tych rdzeni więcej, owszem można było kupić sobie 6900K (8 rdzeni) za niespełna 1100 dolarów albo 6950X (10 rdzeni) za "tylko" ponad 1700 dolarów.
16-rdzeniowego 7950X z wyraźnie wyższym IPC oraz zegarem od obu wspomnianych procesorów, można było kupić za 699 dolarów.
Jeżeli to nie jest rewolucja, to ciekawe co nią w takim razie jest.
Rainy (autor: PCCPU | data: 16/05/24 | godz.: 22:09) Przeczytaj jeszcze raz o czym była mowa bo teraz zszedłeś na całkiem inny temat.
@PCCPU (autor: rainy | data: 16/05/24 | godz.: 22:26) Nie zszedłem bynajmniej na inny temat, twierdziłeś, że chiplety nie miały pozytywnego wpływu na końcową cenę, a udowodniłem, iż nie masz racji.
Btw, jeszcze jeden przykład: i9-7960X (16 rdzeni) wydany pod koniec września 2017 roku czyli już po premierze Zena, cena "tylko" 1699 dolarów.
Wspomniany już przeze mnie 3950X wydany niewiele ponad 2 lata później, cena 749 dolarów czyli równo 950 dolarów mniej.
Do tego wydajniejszy i ze znacznie niższym TDP (105 W vs 165 W).
Rainy (autor: PCCPU | data: 16/05/24 | godz.: 22:37) Zszedłeś z tematu. Tematem była wydajność-opóźnienia roziązania "chipletowego" względem układu monolitycznego a Ty szedłeś na temat wydajności 16 rdzeni i aspektu spadku cen procesorów wielordzeniowych Intela po debiucie Zen(np 1/1+-2).
Intel nie miał konkurencji więc i ceny były wysokie ale to tak samo jakby przytaczać spadek cen procesorów AMD po tym jak Intel wypuścił Conroe i Nehalem. Po drugie AMD nie miało wyjścia ponieważ architektura rdzeni wciąż nie przewyższała Skylake więc musieli dać jakąś kartę przetargową by uatrakcyjnić ofertę względem konkurencji.
@PCCPU (autor: rainy | data: 16/05/24 | godz.: 22:52) Może byś się trochę doształcił, ponieważ IPC Zena 2 było trochę wyższe od Skylake (circa 6 procent).
Natomiast IPC Zena 3 było już znacznie wyższe od Comet Lake.
Już w 2017 roku było widać, iż Intel ma konkurencję, tylko, że jego ówczesne szefostwo tego jeszcze wtedy nie dostrzegło.
Btw, obserowanie Twojej mentalnej gimnastyki jest dość zabawne, jak próbujesz wykazać, iż to, że za cenę i9-7960x można było circa 2 lata później kupić 2x3950x i do tego zostać 200 dolarami w kieszeni to nic takiego,
Rainy (autor: PCCPU | data: 16/05/24 | godz.: 23:20) Zen2 nadal miał problem z IPC Skylake w grach. Zależnie od zastosowania w jednym zadaniu był szybszy a w innym wolniejszy głównie przez wysokie taktowanie Intelowskich procesorów. Po drugie Zen2 ratuje to że Intel miał problemy i serwował architekturę SkyLake przez 5 lat(2015-2020) i że musiał wydać na ten sam proces co Cometlake znacznie bardziej rozbudowane rdzenie CypressCove(SunnyCove w 14nm) z mniejszą ilością rdzeni w postaci układu RocketLake.
Tak czy inaczej nie zaprzeczam temu o czym piszesz. Dyskusja dotyczyła rozwiązania "chipletów" i IF i jako "rewolucja" jak to się ma do większych opóźnień i niższej szczytowej wydajności względem monolitu.
EDIT (autor: PCCPU | data: 16/05/24 | godz.: 23:36) Co jak co Zen1 jeszcze brakowało trochę do IPC Skylake więc oferowanie max tyle samo rdzeni co Intel nie dało by AMD żadne przewagi. Musieli to zrobić.
Intel nie miał konkrecji do czasu aż amd wydało zen1. Nie była to szczególnie mocna konkrecja ale oferował niewiele gorszą wydajność i dwa razy więcej rdzeni. Phenom II był konkrecją dla conroe (spóźnioną ale jednak) odpadł on przy Nehalem.
ZEN2 miało problem ze skalowaniem powyżej 4rdzeni ponieważ CCX posiadał tylko 4 rdzenie i sięgnięcie do pamięci kolejnego wydłużało czas, ale większa ilość pamięci L3 niwelowało ten problem częściowo, później rozbudowano CCX do 8 rdzeni. Poza tym problemy z wydajnością są już naciągane https://www.techpowerup.com/...en-7-3800xt/14.html
tutaj do i7 brakuje 7,5% ale ma jednak troszkę wyższy zegar, natomiast 1080p różnica topnieje do 4,5%. W tamtym czasie sporo gier było jednak pisanych pod maks 4 rdzenie.
ZEN1 oferował więcej rdzeni niż skylake dla ludzi i to dwukrotnie 1800x to 8r/16w a i7 7700k to 4r/8w. Nie wypominając o tym że intel w tym czasie wydał dwie identyczne podstawki niekompatybilne ze sobą, a amd miało jedną którą można było rozbudowywać aż do zen3.
Po pół roku intelowi udało się zbudować większy układ z 6 rdzeniami w stosunku do zen1, a zrównał się z tą ilością półtora roku później. Nie wspominając o tym że 9700k nie miał HT aktywnego.
Markizy (autor: PCCPU | data: 17/05/24 | godz.: 11:03) Chiplet wprowadza opóźnienie tymbardziej w komunikacji chiplet A-IOD-chiplet B? Wprowadza. Chcesz temu zaprzeczać?
Tylko o sam fakt mi chodziło. To że AMD pakuje miliardy tranzystorów(wiele miliardów w 3DV Cache) by zniwelować tego efekt w pewnych zastosowaniach to imco innego.
EDIT (autor: PCCPU | data: 17/05/24 | godz.: 11:08) Co do Cinebench to na renderowanie komunikacja między rdzeniami ma marginalny wpływ tym bardziej że każdy rdzeń dostaje swoją paczkę danych do obróbki. Jeśli tym testem chciałeś udowodnić że wyższe opóźnienia między czypletami na linii Chiplet A - I/OD - Chiplet B nie mają wpływu to Ci nie wyszło.
PCCPU (autor: Markizy | data: 17/05/24 | godz.: 17:12) to się zgadza z opóźnieniami, ale czy one mają aż tak duże znaczenie finalnie?
Co do testu cinebench pisałem że nie jest to najlepszy test ale na tej samej stronie masz testy z gier https://www.guru3d.com/...-5-5600g-review/page-23/
w 3 grach mamy przewagę 5600x, 5800x odpowiednio nad 5600g i 5700g. Dla 8700g/8600g trudniej o taki test w grach ale we wszystkich program mamy że to 7600/7700 jest szybsze od 8600g/8700g poza testem w przeglądarce google.
Możesz poszukać innych testów które pokażą wyraźną przewagę monolitu nad chipletami i większymi opóźnieniami.
@Markizy (autor: Promilus | data: 17/05/24 | godz.: 17:21) Nie mają. W większości przypadków mocna komunikacja inter core ogranicza się do 4 rdzeni i tutaj nie ma z tym problemu, bo tyle jest w chiplecie. Przy większej ilości rdzeni i tak jest ta komunikacja przez interposer i IF ma opóźnienia niższe niż RapidIO czy Infiniband, a jednocześnie można w jednym ukladzie zmieścić aż 128 rdzeni. Dla niekumatych - w przypadku dwurdzeniowych Xeonów trzeba by 32 dwuprocesorowe płyty by uzyskać taką liczbę rdzeni i niby jak one miałyby się między sobą komunikować szybciej? No nie byłoby szybciej. Dzięki chipletom masz moc klastra komputerowego w jednym układzie. Intel się do tego nie umywa nawet, ale dalej będą niektórzy pierdzielić o intelowskich monolitach z kilkunastoma rdzeniami. Nie ta skala....
Up@ (autor: PCCPU | data: 17/05/24 | godz.: 19:58) I dalej nie zmienia to faktu że chiplety wprowadzają większe opóźnienia a zalety są tylko i wyłącznie dla samego producenta. Nie daje to żadnych zalet dla użytkownika końcowego.
Edit (autor: PCCPU | data: 17/05/24 | godz.: 20:04) Próbujecie pokrętnymi i mętnymi sposobami pokazać że nie jest źle w odejściu chipletowym ale i tak nie zmieni to faktu że chiplety wprowadzają opóźnienia i żadej rewolucji dla użytkownika końcowego.
Chiplety to tylko i wyłącznie zaleta i oszczęsność dla producenta.
Będziecie dalej temu zaprzeczać podając testy i wydajność końcową? W którym miejscu napisałem nie prawdę?
@PCCPU (autor: Promilus | data: 17/05/24 | godz.: 21:13) Pokaż monolita 128 rdzeniowego 256 wątkowego o lepszych interconnectach i wydajności to będziesz miał rację. Nie pokażesz to znaczy, że masz opinię wyrobioną przez oglądanie świata przez palce - widząc tylko to co się chce widzieć.
Promilus (autor: PCCPU | data: 17/05/24 | godz.: 21:29) Co ma ilość rdzeni do podejścia chipletowego dla zwykłego Kowalskiego? Czy chcesz mi powiedzieć że 128 rdzeniowy procesor nie byłby możliwy w wykonaniu monolitycznym?
Edit (autor: PCCPU | data: 17/05/24 | godz.: 21:32) I co to ma do rewolucji w wydajności i opóźnieniach dla samego rozwiązania chipletowego?
@PCCPU (autor: Promilus | data: 17/05/24 | godz.: 21:45) A co ma podejście monolityczne do zwykłego kowalskiego? Piszesz, że z IF chodziło ci tylko o point to point, ale ewidentnie w komentarzu 31 stwierdziłeś, że to adaptacja pcie... weź zastanów się co piszesz i po co. Dla kowalskiego jest bez znaczenia jaki jest cache, ile jest rdzeni, w jakiej konfiguracji jest pamięć czy na laminacie jest jedna kość czy kilka. Liczy się to ile płaci i co z tego ma. Więc wszelkie wywody typu "ale IF wprowadza większe opóźnienia niż komunikacja po ringbusie czy crossbarze w monolicie" są z dupy, bo kowalski tam też to ma. A jak nie wiesz co ma to do rewolucji to jeszcze raz... pokaż procesor x86 który ma więcej rdzeni i wątków niż EPYC. Pokaż procesor, który ma tyle rdzeni i spokojnie kupisz różnorakie platformy w przeróżnych konfiguracjach na nim oparte. A przecież jest jeszcze Threadripper, którego zwykły kowalski spokojnie jest w stanie kupić (co prawda ciut drogi, ale dość powszechnie dostępny). Nie to co np. A64FX albo wynalazki z rodziny POWER10 (które nota bene sa droższe, a oferują mniejszą wydajność). A intel to już w ogóle nie bardzo ma się czym chwalić. Dalej... akceleratory MI ... też chiplety. Czym intel walczy? Niczym. Zdejm klapki z oczu albo naucz się poprawnie argumentować. A najlepiej jedno i drugie.
Promilus (autor: PCCPU | data: 17/05/24 | godz.: 22:01) To ile AMD daje rdzeni to tylko i wyłącznie zasługa TSMC ponieważ póki co ma najlepszy proces litograficzny.
Gdy Intel zacznie korzystać z porównywalnego procesu czy nawet lepszego będziemy oceniać co jest lepsze.
Dalej podajesz jakieś 128 rdzeniowy Epyc/Threadripper by udowodnić wyższość i przełomowość IF czy podejścia chipletowego który sam w sobie dla opóźnień i możliwej wydajności do uzyskania rewolucją nie jest.
W dalszym ciągu jest to oszczędność/ekonomia dla samego AMD i nic ponadto.
Edit (autor: PCCPU | data: 17/05/24 | godz.: 22:03) Czy jest to nieprawda?
@PCCPU (autor: Promilus | data: 18/05/24 | godz.: 05:45) A czy dla kowalskiego liczy się jaki intel ma proces? A czy dla korporacji zajmującej się budową superkomputera ma znaczenie czy intel produkuje u siebie, czy u TSMC? Nie. To jest bez znaczenia. Intel nie ma produktu, który mógłby walczyć z EPYC. Nie ma produktu, który walczyłby z Threadripperem... Tyle w temacie. To, że AMD takie produkty ma JEST zasługą chipletów i IF. Więc cały rynek jaki AMD w ten sposób pozyskało jest bezpośrednim wynikiem opracowania procesorów w ten sposób.
Promilus (autor: PCCPU | data: 18/05/24 | godz.: 10:51) Cieżko żeby nie było wynikiem opracowania AMD.
Co nie zmienia faktu że "chiplet" jest w ekonomiczną koniecznością a ilość rdzeni i ilość cache(wiele miliardów tranzystorów(szczególnie 3DV-Cache)) jest ogromną zasługą procesu litograficznego TSMC. MCM i połączenia(Punk-punkt) nie wprowadzającą same w sobie rewolucji w opóźnieniach a w konsekwencji najwyższej możliwej do uzyskania wydajności.
I na pewno zwykłego Kowalskiego interesuje ThreadRipper czy Epyc.
Edit (autor: PCCPU | data: 18/05/24 | godz.: 10:59) Na pewno zwykłego Kowalskiego interesuje że dzięki podejściu "chipletowemu" AMD niskim kosztem mogło zbudować procesory dziesiątkami czy setkami rdzeni. Podajecie MCM i połączenia Punkt-Punkt w wykonaniu AMD spuszczając się przy tym jakby to rozwiązanie samo w sobie podnosiło wydajność w Ryzenach. Podczas gdy taki stan rzeczy jest wymuszony ekonomią ze strony AMD a nie podyktowany wydajnością takiego rozwiązania.
Marketing czyni cuda.
Edit: (autor: PCCPU | data: 18/05/24 | godz.: 11:24) Uściślając wydajność Ryzena, Threadrippera czy Epyka nie jest wynikiem stosowania podejścia chipletowego i IF tylko konsekwecją architektury, ilości rdzeni i pamięci cacheu dzięki procesowi fotolitograficznemu TSMC który to umożliwia . Pod tym względem podejście "chopletowe" samo w sobie nie w nosi praktycznie nic do wydajności.
Podejście "chipletowe" nie jest wynikiem osiągania dzięki temu rozwiązaniu samemu w sobie wyższej wydajności(niższych opóźnień) tylko konsekwencją podejścia ekonomicznego które obecnie jest koniecznością dla samego producenta AMD by niższym kosztem produkować procesory dla różnych potrzeb i zmaksymalizować uzysk.
@PCCPU (autor: Promilus | data: 18/05/24 | godz.: 17:35) No jest ekonomiczną koniecznością, AMD to zrobiło, intel tego nie zrobił. AMD robi to z MI, Nvidia nie. AMD zaczyna to robić z GPU. To się nazywa innowacja misiu pysiu i za to AMD dostało nagrodę.
Uściślając - gdyby nie chipletowe pojęcie to nie byłoby threadrippera czy epyc w tej formie, z tą ilością rdzeni więc jak najbardziej to, że takie procesory są jest zasługą chipletów i IF. Możesz sobie czapeczkę aluminiową założyć, ale faktów to nie zmieni.
Misiu (autor: PCCPU | data: 18/05/24 | godz.: 18:31) W końcu napisałeś z sensem co nie przeczy temu co ja napisałem ;)
Edit (autor: PCCPU | data: 18/05/24 | godz.: 18:34) I to co ja napisałem nie przeczy temu co Ty napisałeś.
Tylko dodam jeszcze (autor: PCCPU | data: 18/05/24 | godz.: 18:38) Że gdyby nie TSMC procesory od AMD nie byłyby w takiej formie jakiej są z taką ilością rdzeni i cache.
Edit: (autor: PCCPU | data: 18/05/24 | godz.: 18:45) Nadal jest to Innowacja ale nie dla wydajności tylko kosztów produkcyjnych który o ile niższe to producent i tak w to miejsce oszczędności przywali marżą.
@PCCPU (autor: Promilus | data: 18/05/24 | godz.: 20:03) Oczywiście, że dla wydajności. Wydajności procesorów 16+ rdzeni. Wszystko kwestia TSMC? Czyli M1-M4 Apple też nie zasługuje na uwagę, bo to kwestia TSMC ... Za to z pewnością na uwagę zasługują intele w 10nm choć przecież nikt miotłą od drzwi TSMC go nie odgania. Wreszcie nie każdy chip w 5nm jest chipletem (w zasadzie wąska grupa tych układów jest) ... Co w związku z tym? AMD chciało stworzyć architekturę, która będzie się dobrze skalowała do kilkudziesięciu rdzeni (a teraz ponad 100) i stworzyło. Intel nie stworzył nic podobnego. AMD rozdaje karty. Intel nie zrobi procesora monolitycznego ze 128 rdzeniami. AMD jest innowacyjne i zostało za to nagrodzone. Możesz dalej lać wodę jak na rozprawce z polskiego i tak to nic nie zmieni.
Promilus (autor: PCCPU | data: 18/05/24 | godz.: 20:57) Ale ta wydajność nie jest bezpośrednio dzięki podejściu czhipletowemu tylko większej ilości rdzeni. Chyba nie sugerujesz że Monolit działaby gorzej?
PCCPU (autor: Markizy | data: 19/05/24 | godz.: 08:31) też jest, dzięki chipletom można rozproszyć układ na większej powierzchni przez co łatwiej go schłodzić. Chipy ułożone ściśle blisko siebie trudniej schłodzić niż takie rozłożone na całej powierzchni płytki. Wiadomo osłoną i radiator musi być równe ale jednak jest to łatwiejsze. https://cdn.wccftech.com/...a-Zen-4-Server-CPU.png https://wccftech.com/...oves-launch-to-early-2023/
Markizy (autor: PCCPU | data: 19/05/24 | godz.: 11:38) Ale mówisz o rozpraszaniu ciepła a nie o wydajności z samego zastosowania chiplwtów
@PCCPU (autor: Promilus | data: 19/05/24 | godz.: 14:49) Pokaż ten monolit z 128 rdzeniami x86 o wydajności EPYC to możesz sobie dalej gdybać i zadawać głupie pytania. Nie ma takiego, bo nie da się go wykonać. Nawet jak poskładasz strukturę i będzie tyle rdzeni ile trzeba to zabije cię gęstość energii cieplnej, czyli będziesz musiał obniżyć taktowanie i napięcie, a to przekłada się na to, że BĘDZIE WOLNIEJ. Czego nie rozumiesz? Masz klapki na oczach i klepiesz jedno i to samo, a nie masz żadnej wiedzy na temat tego z jakimi wyzwaniami technologicznymi budowa takiego układu by się wiązała. Dlatego intel tego nie robi bo dobrze wie, że nie zrobi.
Promilus (autor: PCCPU | data: 19/05/24 | godz.: 16:48) I dalej nie zmienia to faktu że chiplety same w sobie nie wprowadzają niższych opóźnień w komunikacji na linii chiplet A z chiplet B i kontrolerem RAM. Nie wprpwadzają rewolucji pod tym względem. Teraz temat zszedł na gęstość termiczną czego wcześniej nie podawałeś czyli nie masz wiedzy i próbujesz zrobić wszystko by podpiąć pod chiplety rewolucję wydajnościową której w Ryzen tym bardziej takie rozwiązanie nie wprowadza.
Inny gościu na pewnym forum twierdził że rewolucja w mikroarch rdzeni to 40% wyższy średni wzrost IPC a nie same nowe techniki opracowane by dalej podnoeść IPC o np 20%. Dla Ciebie zaś rewolucją jest gęstość termiczna a i tak Ryzeny potrafią się grzać choć chiplety są oddalone od siebie. Oki.
Edit (autor: PCCPU | data: 19/05/24 | godz.: 16:52) Samo IF przez to by mogło zaprwnić jak najniże opóźnienie musi być wysoko taktowane i swoje pobiera. Jeśli chipset jest taki doskonały pod względem gęstości termicznej i poborze energii czemu APU jest monolitem?
Edit (autor: PCCPU | data: 19/05/24 | godz.: 17:01) Dodatkowo Zen5c ma mieć chiplety 16 rdzeniowe i tu problemu gęstości cieplnej już nie ma?
PCCPU (autor: Markizy | data: 19/05/24 | godz.: 18:13) a rozpraszanie ciepła to nie najistotniejszy problem monolitów czy w ogóle układów scalonych? Jeśli układ łatwiej schłodzić to może działąc z większymi taktowaniami a to przekłada się na wyższą wydajność.
Natomiast te opóźnienia naprawdę chyba nękają cie po nocach. Nie mają większego znaczenia ponieważ nie przekładają się w żadne sposób na wydajność bardziej niż różnice w zegarze. A to dlatego że amd tworząc tą koncepcję wiedziało gdzie będą wąskie gardła i rekompensuje to właście dodatkową pamięcią. Może w jakimś czystym syntetyku wykazałabyś pare % różnicy ale to byłby tylko syntetyk a nie realne wykorzystanie.
APU jest monolitem bo amd nie rozwiązał sensownie jeszcze koncepcji komunikacji dla IGP. Ryzeny serii 7000 to też już apu tak naprawdę ale tylko jako wyświetlacz pulpit a nie gier.
Ale jak widać i tutaj będą takie rozwiązanie wdrażać https://www.techpowerup.com/...ses-256-bit-lpddr5x
chociaż informacji odnośnie szczegółów technicznych jest mało
@PCCPU (autor: Promilus | data: 19/05/24 | godz.: 18:13) A coś się tych opóźnień tak uczepił? Intelowskie opóźnienia we wszystkim co ma więcej niż 20 rdzeni są większe. Pozwól że pozostawię wyciągnięcie wniosków Tobie, może akurat ci odpowiednie połączenia neuronowe zaskoczą...
Dalej - Zen5 ma być w 3nm, czemu ci się zdolność kojarzenia faktów wyłączyła?
Dalej - APU Zen ma max 8 rdzeni ...
Czego nie rozumiesz? A jak nie rozumiesz to co się rzucasz jak pchła na grzebieniu zamiast grzecznie zapytać żeby ci to ktoś wyjaśnił?
Edit (autor: PCCPU | data: 19/05/24 | godz.: 19:21) Bo przez te opóźnienia między chipletowe nie ma żadnej rewolucji w wydajnością. Jeśli twoje połączenia nerunowe tego nie ogarniają to już nic nie pomoże.
Zen3, Zen4 i Zen5 każdy z tych archi jest zw innym procesie i co z tego?
APU ma 8 rdzeni i GPU obok który także będzie się nagrzewał więc co za różnica czy jest tylko 8 rdzeni. Nie ma to nic do rzeczy. Było by taniej gdyby APU miało osobny chiplet a jednak jest monolitem. Czyli co? monolit jednak w przypadku APU lepszy? Bo tak można by z posunięcia AMD wywnioskować.
Edit (autor: PCCPU | data: 19/05/24 | godz.: 19:24) Nagle chiplet w przypadku APU nie sprawdziłby się? Wprowadziłby większe opóźnienia? Nie byłby tak enerooszczędny?
@PCCPU (autor: Promilus | data: 19/05/24 | godz.: 19:40) Jak odpowiesz sobie na pytanie po kiego uja produkować osobny kawałek krzemu na igp, które będzie działało tylko w desktopie i mobilkach i tylko w ograniczonych konfiguracjach gdzie nie ma żadnego zagrożenia że będzie się układ przegrzewał, ale jest duży zonk ze względu na specyficzne wymagania grafiki co do dostępu do pamięci ... to nie będziesz musiał idiotycznych pytań zadawać. Ja jeszcze raz zatem zapytam czy komunikacja dla więcej niż 20 rdzeni intela jest szybsza niż AMD, porównywalna, czy wolniejsza. Bo jeśli jest wolniejsza (a jest) to rozwiązanie AMD na chipletach i IF właśnie to wnosi. A że hipotetyczny monolit intela z 128 rdzeniami byłby szybszy? No to weź i udowodnij, bądź mądrzejszy niż sam intel (bo im się nie udało). Nie? To spadaj na drzewo banany prostować.
Promilus (autor: PCCPU | data: 19/05/24 | godz.: 19:44) Czyli sugerujesz że monolit wprowadza większe opóźnienia niż i nie może mieć niższych niż chiplet. Oki spoko.
Edit (autor: PCCPU | data: 19/05/24 | godz.: 19:49) Czyli sugerujesz że monolit wprowadza większe opopóźnienie i niższych już nie może wprowadzić niż chiplet bo podpierasz się przykładem Intela? Naprawdę. Pokrętna logika.
Z tym że chiplet wprowadza większe opóźnienia nie tylko na linii chiplet z rdzeniami i IOD z kontrolerem RAM ale tym bardziej na linii chiplet A - IOD - chiplet B. Dalej będziesz temu zaprzeczał i twoerdził że to nie prawda podpierając się Intelem?
@PCCPU (autor: Promilus | data: 19/05/24 | godz.: 20:18) Pokazałeś już tego monolita intela z wydajnością EPYC? Nie? Czemu, przecież wedle ciebie chiplety nie mają nic wspólnego z wydajnością.... AMD je ma i ma wydajność. Intel ich nie ma i nie ma wydajności. Hmmm
Coś innego niż intel? No np. Fujitsu - A64FX ma rdzeni 48 w monolicie. I nie jest szybszy. Nie tylko od EPYC, od Threadrippera również. Słabo. W wydajności pojedynczego rdzenia leje go niemiłosiernie M1 od appla. Ale wręcz miażdży. Nic dziwnego, bo to jest kilkukrotnie słabsze niż Zen. I mimo ładnego skalowania to kupa razy 48 nadal będzie kupą. Tylko taką zużywającą relatywnie mało prądu.
Promilus (autor: PCCPU | data: 19/05/24 | godz.: 20:22) Dalej nie rozrużniasz że wydajność jest z architektury rdzenia i jego ilości?
@PCCPU (autor: Promilus | data: 19/05/24 | godz.: 20:25) Dalej nie rozumiesz że wydajność się ocenia w aplikacjach, a nie na slajdach? Miałeś pokazać procesor z podobną wydajnością co 128 rdzeniowy EPYC. Dalej nie pokazałeś. Pokaż i udowodnij, że taki monolit dorównuje chipletom, albo skończ robić z siebie kretyna!
Promilus (autor: PCCPU | data: 19/05/24 | godz.: 20:36) A ty dalej nie kumasz że monolit z automatu wprowadza opóźnienie do kontrolera pamięci i komunikacji między chipsetami?
@PCCPU (autor: Promilus | data: 19/05/24 | godz.: 21:01) Pokaż ten procesor o którym mówiłem albo skończ pleść farmazony. Nikogo nie interesują żadne opóźnienia tylko inżynierów projektujących cpu i ciebie. Całą resztę interesuje to co dostają, za ile i ile ich będzie kosztowało utrzymanie. Nic innego. Pokaż wydajniejsze rozwiązanie monolityczne, albo przyznaj, że chiplety to wspaniałe rozwiązanie by walnąć kilkadziesiąt wydajnych rdzeni na jedną podstawkę. Co? Za trudne? To może zamiast bzdurnych założeń weź rusz dupę i poszukaj
Promilus (autor: PCCPU | data: 19/05/24 | godz.: 21:06) Dalej zaprzeczasz i twierdzisz coś innego niż to co jest faktem że chiplet powstał przez mus ekonomiczny a nie wydajnościowy. Dalej pleciesz farmazony odwracając kota ogonem.
@PCCPU (autor: Promilus | data: 19/05/24 | godz.: 21:32) Gdybyś miał jakiś merytoryczny argument to byś go przedstawił, dalej go nie przedstawiłeś więc pierdzielisz jak połamany. Jeśli taki jesteś pewien swojego zdania to nie powinno ci sprawić trudności znalezienia procesora, który zajmuje jeden socket i jest wydajniejszy od EPYCa. Od 60 komentarzy na to czekam i do tej pory nie znalazłeś. No to obniżam poprzeczkę - znajdź szybszy monolit od najszybszego Threadrippera! Na co czekasz, przecież wedle ciebie chiplety to tylko ekonomia i nic więcej, co za tym idzie gdzieś jakiś producent musiałby coś podobnego tylko w monolitycznej strukturze wypuścić. To idź i poszukaj, a jak znajdziesz i będzie to rzeczywiście miało porównywalną wydajność to mogę uznać twoje racje. Nie wcześniej. Więc zamiast klepać nonsensy idź i poszukaj!
Promilus (autor: PCCPU | data: 19/05/24 | godz.: 21:54) Dale pierdzielisz że chipset ma szybszą komunikację między chipletami niż monolit. Przedstawiasz wynik wielordzeniowe go układu na poparcie swojej tezy że monolit nie wprowadza opóźnien między grupami rdzeni co jest nie prawdą.
zaprzeczasz faktom (autor: PCCPU | data: 19/05/24 | godz.: 22:00) To tak jakby mówić że komunikacja między np 6 zespołami po 8 ludzi a każda grupy oddalone są od siebie kilka ulic a komunikacja była szybsza niż np 40 osób w jednej grupie znadująca się w jednym budynku.
Ty mówisz zaś odwracasz kota ogonem i twierdzielsz że 80 ludzi wykona więcej pracy bo jest ich ilościowo więcej co nie ma bezpośredniego przełożenia.
Edit (autor: PCCPU | data: 19/05/24 | godz.: 22:04) Nie to miałem na myśli dosłownie w ilości ale chodzi o sam kontekst. Monolit zawsze ma możliwość uzyskać wyższą wydajność niż chiplety.
@PCCPU (autor: rainy | data: 19/05/24 | godz.: 22:12) Ewidentnie widać, że kompletnie nie przymujesz do wiadomości, iż układy monolityczne, a także te bazujące na chipletach, mają zarówno zalety jak i wady.
Ty byś natomiast chciał mieć plusy z obu rozwiązań, bez jakichkolwiek manakamentów, a to jest po prostu niemożliwe i stąd ta już zupełnie moim zdaniem bezsensowna dyskusja.
Rainy (autor: PCCPU | data: 19/05/24 | godz.: 23:42) Monolit jest wadą z punktu ekonomicznego(koszty-uzysk) ale jest zaletą pod względem bezwzględnej możliwej do uzyskania wydajności i najniższych opóźnień.
Monolit jest zaletą od strony ekonomicznej(koszty-uzysk) ale minusem niższa możliwa do uzyskania wydajność i opóźnienia w komunikacji.
EDIT (autor: PCCPU | data: 20/05/24 | godz.: 00:01) Ale Promilus zaraz znowu napisze że to nie prawda ponieważ 96 ludzi w grupach po 8 ludzi a każda grupa oddalona od siebie kilka ulic wykona więcej pracy niż np zespół 44 ludzi w jednym budynku.
I to jest jego argument na zaprzeczenie faktom że monolit jest w stanie osiągnąć niższe opóźnienia i wydajność niż podejście chipletowe które z automatu wprowadza opóźnienie którego poziom nigdy nie zbliży się do najniższego możliwego z monolitu.
Poprawka (autor: PCCPU | data: 20/05/24 | godz.: 00:02) Monolit jest wadą z punktu ekonomicznego(koszty-uzysk) ale jest zaletą pod względem bezwzględnej możliwej do uzyskania wydajności i najniższych opóźnień.
Chiplet jest zaletą od strony ekonomicznej(koszty-uzysk) ale minusem niższa możliwa do uzyskania wydajność i opóźnienia w komunikacji.
@PCCPU (autor: Promilus | data: 20/05/24 | godz.: 06:03) Chciałbyś tego monolita wciskać jako zaletę tylko do tej pory nie znalazłeś takiego, który by tą bezwzględną możliwą do uzyskania wydajność osiągał. Bo jesteś trollem, który nie rozumie co to ograniczenia technologiczne i tego, że chiplety służą by je omijać. Jak katarynka nawijasz w kółko jedno i to samo, ale NIE wykazałeś tej mitycznej cechy monolitu tj. najwyższej możliwej wydajności. Nie wykazałeś, bo ona jest NIE DO ZREALIZOWANIA PRZEZ OGRANICZENIA TECHNOLOGICZNE. Intel o tym wie dlatego nawet nie próbuje. IBM o tym wie dlatego nawet nie próbuje. AMD o tym wie i dlatego zrobiło chiplety, które sobie poradziły na rynku wręcz wzorcowo. Więc tłumaczyłem ci, że taki zupełnie hipotetyczny monolit z 128 rdzeniami musiałby być taktowany dużo niżej niż EPYC więc znów wydajność byłaby gorsza mimo lepszej komunikacji między rdzeniami. Więc miałbyś układ drogi, a do tego wcale nie wydajniejszy. Dociera?
Dalej - wspomniałeś Zen5 i 16 rdzeni w chiplecie. Już teraz tyle jest w EPYC Bergamo (rdzenie Zen4c). W genoa są chiplety 8 rdzeniowe na Zen4 (max 96 rdzeni). I teraz co daje z reguły niższy proces... wyższe taktowanie? większą gęstość upakowania? mniejsze zużycie energii? No jak się nie przegina to ... wszystko w/w. Czyli ... można zmieścić więcej rdzeni i nie przegrzać rdzenia pod pełnym obciażeniem? Aaaa...
Promilus (autor: PCCPU | data: 20/05/24 | godz.: 14:29) Napisałeś dokładnie to samo co ja wyżej.
EDIT (autor: PCCPU | data: 20/05/24 | godz.: 14:39) O jakich ograniczeniach technologicznych mówisz? Podaj dowód że monolit 128 rdzeni musiałby być taktowany niżej.
Jakoś w Ryzen 2CCD stykają się więc gdzie ty widzisz problem?
@PCCPU (autor: Promilus | data: 20/05/24 | godz.: 17:42) Miałeś pokazać 128 rdzeniowego monolita wydajności EPYC - nie pokazałeś, zjechałem do 96 ... dalej nic. Intel wie, że by dotrzymać kroku AMD też musi iść w chiplety (i idzie, w Sapphire Rapids, ale nadal core count jest daleko z tyłu). Teraz dalej nie tylko 2CCD, nawet 3CCD obok siebie, i co z tego? Jaki byłby sens łączyć je w jeden skoro nie przyniosłoby to żadnej konkretnej korzyści? W końcu skalujemy się do 96-128 rdzeni w jednym procesorze, co za różnica czy będzie ze sobą trochę lepiej gadać 8 czy 24? Istotniejszą sprawą jest to by skalowały się wszystkie czyli żeby był nadal proporcjonalny przyrost wydajności ze 128 względem 96... Jeśli nadal masz obiekcje czemu nie 128 rdzeniowy monolit to polecam taki eksperyment - WEŹ I ZRÓB, POKAŻ ŻE POTRAFISZ LEPIEJ. Jeśli nie potrafisz to nie pchaj się na afisz. Dalej - skąd przeświadczenie, że klastry o zdecydowanie większej ilości rdzeni w jednym chipie będą w skali ponad setki rdzeni wypadały lepiej? Przecież komunikacja między poszczególnymi klastrami będzie miała kluczowe znaczenie, a nie między rdzeniami w klastrze. To jest dobre do zadań, które w całości zmieszczą się na pojedynczym CCD, o co w superkomputerach raczej trudno... bo tu składa się maszyny nie tylko z 2 czy i 4 socketami (procesorami) na płytę, ale kilkunastoma płytami na szafę i kilkudziesięcioma szafami. I na każdym poziomie komunikacja jest kluczowa. Rozwiązanie AMD jest LEPSZE niż składanie kilku płyt z procesorami o mniejszej ilości rdzeni. Więc jest to rozwiązanie NASTAWIONE NA WYDAJNOŚĆ, nawet jak tobie się wydaje, że jest inaczej.
D O D A J K O M E N T A R Z
Aby dodawać komentarze, należy się wpierw zarejestrować, ewentualnie jeśli posiadasz już swoje konto, należy się zalogować.
